[發明專利]電熔絲結構及其使用方法

有效

• 申請號: 201310365603.7
• 申請日: 2013-08-20
• 公開（公告）號: CN104425446B
• 公開（公告）日: 2017-12-29
• 發明（設計）人: 朱志煒
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L23/525
• 分類號: H01L23/525;H01L21/768
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體制備領域，尤其是涉及一種電熔絲結構及其使用方法。

背景技術

在集成電路領域，電熔絲（Fuse）是指在集成電路中電阻可以發生大幅度改變（由低阻態向高阻態改變）或者可以熔斷的連接線。

電熔絲主要用途包括：（1）用于啟動冗余電路來替代在同晶片上有缺陷的電路，從而有效提高制程良率。該種用途中，電熔絲連接集成電路中的冗余電路，一旦檢測發現集成電路具有缺陷，就利用電熔絲修復或者取代有缺陷的電路；（2）用于集成電路程序化功能。實現該種功能時先將金屬互聯、器件陣列以及程序化電路(包括電熔絲器件)在芯片上加工好，然后由外部進行數據輸入即程序化來將標準芯片制作成獨特的各式芯片。電熔絲在集成電路程序化功能可大大節約芯片研發和制作成本，因而大量應用在可編程只讀存儲器(Programmable Read Only Memory，PROM)上。在集成電路程序化過程中，通過較高電壓熔斷電熔絲產生斷路來完成信息1的寫入，而未斷開的電熔絲保持連接狀態，即為狀態0。

如圖1所示，現有的電熔絲結構形成在半導體襯底中的淺溝槽隔離結構（STI）100上，電熔絲結構包括用金屬（鋁、銅等）或硅制成的導電層105。所述導電層105包括陽極101和陰極103，以及位于陽極101和陰極103之間與兩者相連接的細條狀的電熔絲102。所述陽極101和陰極103表面具有導電插塞104。使用時，向電熔絲結構施加3.3～5.0V的高壓，在陽極101和陰極103通過較大的瞬間電流，是電熔絲102產生熱能，以改變大幅度提高電熔絲102的電阻或直接將電熔絲102熔斷。其中，如果電熔絲102被熔斷，電熔絲102未被熔斷的狀態下，電熔絲結構處為低阻態（如電阻為R），當電熔絲102被熔斷后的狀態下，電熔絲結構處為高阻態（如電阻為無窮大）。

為了提高電熔絲結構與集成電路制造的兼容性，電熔絲結構還包括設置于所述導電層105下方的一層厚度為以上的摻雜的多晶硅層106。然實際使用過程中，往往會基于所述多晶硅層106的電阻不夠大，而致使導電層105的電熔絲熔斷后，通過多晶硅層的電流導致電熔絲結構陰陽極導通的現象，從而致使電熔絲結構的電阻無法達標。

尤其是隨著集成電路集成度不斷增加，在集成電路中的器件尺寸不斷減小后，施加于電熔絲結構的電壓也隨之降低。如在集成電路的CD制程小于40nm后，施加于電熔絲結構的電壓一般僅為1.5～2.5V，不然會損傷集成電路中其他器件。然而，在較低的電壓下，發現多晶硅層106的電阻越發減小，以致使得電熔絲結構陰陽極導通，電熔絲結構幾近失效。如在電路編程過程中，電熔絲結構的電阻一旦無法滿足要求，造成信息寫入和讀取不穩定。

為此，在電熔絲熔斷后，如何保證電熔絲結構的電阻，阻止電熔絲結構陰陽極間導通是本領域技術人員亟需解決的問題。

發明內容

本發明解決的問題是提供一種電熔絲結構及其使用方法，相比于現有的電熔絲結構，所述電熔絲結構即使在較小的電壓下，較短的通電時間段內，也可實現電熔絲迅速熔斷，并確保熔斷后的電熔絲的電阻足夠大以實現電熔絲陰極和陽極電隔離。

為解決上述問題，所述的電熔絲結構，包括：

位于半導體襯底上的多晶硅層；

位于所述多晶硅層上的導電層，所述導電層的兩端部分別為陰極和陽極；

所述多晶硅層包括摻雜有P型離子的第一區域和摻雜有N型離子的第二區域，所述第一區域與第二區域相鄰設置，且導電層的陰極投影位于所述第一區域內，陽極投影位于所述第二區域內。

可選地，所述第一區域的P型離子濃度和第二區域的N型離子的摻雜劑量為1.0×10¹³/cm²～1.0×10¹⁵/cm²。

可選地，所述第一區域的P型離子濃度和第二區域的N型離子濃度為10¹⁹～10²¹/cm³。

可選地，所述P型離子為B，所述N型離子為As或P。

可選地，所述導電層還包括位于陰極和陽極之間的中間段，所述陰極和陽極的寬度大于所述中間段的寬度。

可選地，所述中間段的寬度為28～45nm，所述陰極和陽極的寬度為0.1～0.5μm。

可選地，所述導電層為金屬硅化物層。

可選地，所述導電層厚度為

可選地，所述多晶硅層的厚度為

本發明還提供了一種上述電熔絲結構的使用方法，包括：

所述電熔絲結構的第一區域連接電源負極；