[發(fā)明專利]提高淺溝道隔離結(jié)構(gòu)窄寬度效應(yīng)的方法

在審

• 申請?zhí)枺?/td>: 201310365515.7
• 申請日: 2013-08-20
• 公開（公告）號: CN104425338A
• 公開（公告）日: 2015-03-18
• 發(fā)明（設(shè)計）人: 趙猛;洪中山
• 申請（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/306;H01L21/311
• 代理公司: 上海思微知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 屈蘅;李時云

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路制造領(lǐng)域，特別涉及一種提高淺溝道隔離結(jié)構(gòu)窄寬度效應(yīng)的方法。

背景技術(shù)

半導(dǎo)體器件各元件之間的隔離通常是通過局部硅氧化（LOCOS）和淺溝道隔離（Shallow?Trench?Isolation，STI）來實現(xiàn)的。

在這兩者中，LOCOS方法的操作簡單，并能同時形成寬隔離薄膜和窄隔離薄膜。但是，在LOCOS方法中，邊氧化會形成鳥啄型蝕像（bird?break），因而使得隔離區(qū)域變寬，導(dǎo)致源/漏區(qū)域的有效面積減少。而且，在LOCOS方法中，取決于熱膨脹系數(shù)之間差的應(yīng)力在域氧化物薄膜的形成過程中集中到氧化物薄膜的邊緣，導(dǎo)致在硅襯底上形成晶體缺陷而引起大量的電流泄露。

因此，淺溝道隔離技術(shù)是必不可少的。淺溝道隔離具有優(yōu)異的隔離性能、平坦的表面形狀、良好的抗鎖定性能、幾乎為零的場侵蝕、較小的漏電流和結(jié)電容等特點，現(xiàn)已成為半導(dǎo)體器件制造工藝的主流隔離技術(shù)。

傳統(tǒng)的形成淺溝道隔離結(jié)構(gòu)的主要工藝步驟包括：

步驟01：提供半導(dǎo)體襯底100，在所述半導(dǎo)體襯底100上依次形成氧化層101和氮化層102，如圖1a所示。

步驟02：依次刻蝕所述氮化層102、氧化層101和部分半導(dǎo)體襯底100形成淺溝道隔離凹槽103，如圖1b所示。

采用干法刻蝕和高深寬比工藝（HARP）形成的淺溝道隔離凹槽103，形貌可以為上寬下窄的V形或倒梯形。

步驟03：采用化學(xué)氣相沉積或熱氧化的方法，在所述淺溝道隔離凹槽103內(nèi)壁形成襯氧化層104，形成淺溝道隔離凹槽105，如圖1c所示。

步驟04：采用高深寬比工藝或高密度等離子體化學(xué)氣相沉積（HDPCVD）工藝，在所述淺溝道隔離凹槽105中填充絕緣氧化層106，平坦化所述絕緣氧化層106，并去除氮化層102，形成淺溝道隔離結(jié)構(gòu)，如圖1d所示。

通常，在CMOS器件工藝中，器件的閾值電壓隨著溝道寬度的變窄而增大，即窄寬度效應(yīng)（narrow?width?effect）；但是在淺溝道隔離工藝中，器件的閾值電壓隨著溝道寬度的變窄而降低，稱為反窄寬度效應(yīng)（reverse?narrow?width?effect）。隨著CMOS器件尺寸不斷縮小，特別是進入到65nm及以下節(jié)點，反窄寬度效應(yīng)已經(jīng)成為制約小尺寸器件性能的重要因素。

發(fā)明內(nèi)容

本發(fā)明提供了一種提高淺溝道隔離結(jié)構(gòu)窄寬度效應(yīng)的方法，以解決現(xiàn)有技術(shù)中隨著半導(dǎo)體器件尺寸的縮小，半導(dǎo)體器件的閾值電壓隨著溝道寬度的變窄而降低，從而影響半導(dǎo)體器件性能的問題。

本發(fā)明提供的提高淺溝道隔離結(jié)構(gòu)窄寬度效應(yīng)的方法，包括：

提供一半導(dǎo)體襯底，所述半導(dǎo)體襯底包含有第一材料層與第二材料層；

在所述半導(dǎo)體襯底上依次形成氧化層與氮化層；

進行第一次刻蝕，在所述氮化層、氧化層、半導(dǎo)體襯底第一材料層和第二材料層上形成第一淺溝道隔離凹槽；

在所述第一淺溝道隔離凹槽中，對所述半導(dǎo)體襯底第二材料層進行第二次刻蝕，形成第二淺溝道隔離凹槽；

在所述第二淺溝道隔離凹槽中填充隔離材料，并進行平坦化處理；

去除所述氮化層，形成淺溝道隔離結(jié)構(gòu)。

進一步的，所述半導(dǎo)體襯底第一材料層與第二材料層的材質(zhì)不同。

進一步的，所述半導(dǎo)體襯底第一材料層的材質(zhì)為硅、鍺化硅或碳化硅。

進一步的，所述半導(dǎo)體襯底第二材料層的材質(zhì)為硅、鍺化硅或碳化硅。

進一步的，所述鍺化硅中鍺的摩爾比為0.2～0.45。

進一步的，所述碳化硅中碳的摩爾比為0.05～0.2。

進一步的，所述半導(dǎo)體襯底第一材料層的厚度為20nm～100nm。

進一步的，所述氧化層的厚度為100～400。

進一步的，第一次刻蝕為濕法刻蝕。

進一步的，所述硅或鍺化硅的第二次刻蝕為濕法刻蝕。

進一步的，采用氫氟酸對硅進行濕法刻蝕。

進一步的，采用醋酸對鍺化硅進行濕法刻蝕。

進一步的，所述碳化硅的第二次刻蝕為干法刻蝕。

進一步的，采用等離子體對碳化硅進行干法刻蝕

進一步的，所述氧化層的材質(zhì)為氧化硅，所述氮化層的材質(zhì)為氮化硅，所述隔離材料的材質(zhì)為氧化硅。

與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點：