[發(fā)明專利]高壓器件和低壓器件集成結(jié)構(gòu)和集成方法

有效

• 申請?zhí)枺?/td>: 201310365045.4
• 申請日: 2013-08-20
• 公開（公告）號: CN104425489B
• 公開（公告）日: 2017-03-01
• 發(fā)明（設(shè)計）人: 郭振強;陳瑜;邢超
• 申請（專利權(quán)）人: 上海華虹宏力半導(dǎo)體制造有限公司
• 主分類號: H01L27/06
• 分類號: H01L27/06;H01L29/06;H01L21/265;H01L21/822
• 代理公司: 上海浦一知識產(chǎn)權(quán)代理有限公司31211
• 代理人: 丁紀鐵

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，特別是涉及一種高壓器件和低壓器件集成結(jié)構(gòu)。本發(fā)明還涉及一種高壓器件和低壓器件集成方法。

背景技術(shù)

低壓器件為CMOS器件，包括NMOS管和PMOS管；如圖1所示，是現(xiàn)有低壓器件的結(jié)構(gòu)示意圖；在P型硅襯底101上形成有由阱區(qū)102，該阱區(qū)102作為溝道區(qū)，對于NMOS管，所述阱區(qū)102為P阱；對于PMOS管，所述阱區(qū)102為N阱。在所述硅襯底101上形成有場氧隔離結(jié)構(gòu)103，由所述場氧隔離結(jié)構(gòu)103隔離出有源區(qū)，所述場氧隔離結(jié)構(gòu)103為局部場氧（LOCOS）或淺溝槽場氧（STI）。所述溝道區(qū)102將一個有源區(qū)包覆，在溝道區(qū)102的表面依次形成有柵介質(zhì)層如柵氧化層和多晶硅柵104，被所述多晶硅柵104所覆蓋的所述溝道區(qū)102用于形成溝道。在所述多晶硅柵104兩側(cè)的所述溝道區(qū)102中形成有重摻雜的源漏區(qū)105，源漏區(qū)105分別和所述多晶硅柵104的兩側(cè)自對準。對于NMOS管，所述源漏區(qū)105為一N+區(qū)；對于PMOS管，所述源漏區(qū)105為一P+區(qū)。在所述多晶硅柵104的側(cè)面形成有側(cè)墻。如圖1所示的現(xiàn)有低壓器件在工作時會在所述源漏區(qū)105中的漏區(qū)加高電壓，器件的擊穿電壓（BV）主要受限于所述源漏區(qū)105和所述阱區(qū)102之間的結(jié)擊穿電壓。相鄰兩個低壓器件之間不僅通過所述場氧隔離結(jié)構(gòu)103隔離，還通過位于相鄰兩個低壓器件之間的阱區(qū)106隔離，所述阱區(qū)106的摻雜類型和所述阱區(qū)102的摻雜類型相反。

如圖2所示，是現(xiàn)有低壓器件的隔離結(jié)構(gòu)示意圖；圖2中省略了圖1中所示的柵極結(jié)構(gòu)。從圖2可以看出，以NMOS管為例，相鄰兩個低壓器件的N型溝道區(qū)102即N型阱區(qū)102之間包括有P型阱區(qū)106，N型阱區(qū)102和周圍的P型阱區(qū)106以及所述硅襯底101之間會形成PN結(jié)，圖2中的虛線為N型阱區(qū)102和周圍的P型阱區(qū)106以及所述硅襯底101之間的PN結(jié)的耗盡線。由于P型阱區(qū)106和N型阱區(qū)102的結(jié)深相當，故在P型阱區(qū)106的結(jié)深范圍內(nèi)，兩個相鄰的所述N型阱區(qū)102的耗盡線相隔的距離較大；但是在P型阱區(qū)106的底部，該底部的摻雜之間為所述硅襯底101的P型摻雜，摻雜濃度較淡，這樣在P型阱區(qū)106的底部的耗盡區(qū)的范圍較大，兩個相鄰的所述N型阱區(qū)102的耗盡線相隔的距離較小。當P型阱區(qū)106的底部的兩個相鄰的所述N型阱區(qū)102的耗盡線相連接使會使兩個相鄰的所述N型阱區(qū)102之間互相貫通，為了避免兩個相鄰的所述N型阱區(qū)102之間的貫通，需要將兩個相鄰的所述N型阱區(qū)102之間的場氧隔離結(jié)構(gòu)103a的寬度做大，這樣會使器件的面積過大。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是提供一種高壓器件和低壓器件集成結(jié)構(gòu)，能實現(xiàn)高低壓器件集成，不需要增加新的注入掩膜版、成本較低，能使低壓器件的參數(shù)保持不變，能減少低壓器件之間的隔離區(qū)的寬度、縮小器件面積，能改善整個電路的閂鎖效應(yīng)。為此，本發(fā)明還提供一種高壓器件和低壓器件集成方法。

為解決上述技術(shù)問題，本發(fā)明提供的高壓器件和低壓器件集成結(jié)構(gòu)的低壓器件為CMOS器件，所述CMOS器件包括NMOS管和PMOS管；高壓器件的擊穿電壓大于所述低壓器件的擊穿電壓。

所述低壓器件和所述高壓器件都形成于同一P型硅襯底上，在所述硅襯底中形成有P型懸浮深阱，在橫向上所述P型懸浮深阱位于所述硅襯底的整個橫向區(qū)域內(nèi)，在縱向上所述P型懸浮深阱的頂部表面和所述硅襯底的頂部表面相隔一段距離。

在所述硅襯底中形成有N型深阱，在縱向上所述N型深阱位于所述P型懸浮深阱的頂部表面到所述硅襯底的頂部表面之間，在橫向上所述N型深阱位于所述硅襯底的部分橫向區(qū)域內(nèi)。

在所述N型深阱中以及所述N型深阱外的所述硅襯底中分別形成有N阱和P阱，所述N阱和所述P阱的底部都和所述P型懸浮深阱的頂部表面相隔一段距離。

在所述硅襯底中形成有場氧隔離結(jié)構(gòu)，由所述場氧隔離結(jié)構(gòu)隔離出有源區(qū)，所述N阱和所述P阱的深度大于所述場氧隔離結(jié)構(gòu)的深度。

所述NMOS管的溝道區(qū)由一個形成于所述N型深阱外的所述硅襯底中的所述P阱組成，所述NMOS管的溝道區(qū)的所述P阱包覆一個所述有源區(qū)。

所述PMOS管的溝道區(qū)由一個形成于所述N型深阱外的所述硅襯底中的所述N阱組成，所述PMOS管的溝道區(qū)的所述N阱包覆一個所述有源區(qū)，多個所述PMOS管的各相鄰的所述N阱之間由所述P阱進行隔離、多個所述PMOS管的各相鄰的所述N阱的底部由所述P型懸浮深阱進行隔離。