[發明專利]高壓器件和低壓器件集成結構和集成方法

有效

• 申請號: 201310365045.4
• 申請日: 2013-08-20
• 公開（公告）號: CN104425489B
• 公開（公告）日: 2017-03-01
• 發明（設計）人: 郭振強;陳瑜;邢超
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L27/06
• 分類號: H01L27/06;H01L29/06;H01L21/265;H01L21/822
• 代理公司: 上海浦一知識產權代理有限公司31211
• 代理人: 丁紀鐵

1.一種高壓器件和低壓器件集成結構，其特征在于：低壓器件為CMOS器件，所述CMOS器件包括NMOS管和PMOS管；高壓器件的擊穿電壓大于所述低壓器件的擊穿電壓；

所述低壓器件和所述高壓器件都形成于同一P型硅襯底上，在所述硅襯底中形成有P型懸浮深阱，在橫向上所述P型懸浮深阱位于所述硅襯底的整個橫向區域內，在縱向上所述P型懸浮深阱的頂部表面和所述硅襯底的頂部表面相隔一段距離；

在所述硅襯底中形成有N型深阱，在縱向上所述N型深阱位于所述P型懸浮深阱的頂部表面到所述硅襯底的頂部表面之間，在橫向上所述N型深阱位于所述硅襯底的部分橫向區域內；

在所述N型深阱中以及所述N型深阱外的所述硅襯底中分別形成有N阱和P阱，所述N阱和所述P阱的底部都和所述P型懸浮深阱的頂部表面相隔一段距離；

在所述硅襯底中形成有場氧隔離結構，由所述場氧隔離結構隔離出有源區，所述N阱和所述P阱的深度大于所述場氧隔離結構的深度；

所述NMOS管的溝道區由一個形成于所述N型深阱外的所述硅襯底中的所述P阱組成，所述NMOS管的溝道區的所述P阱包覆一個所述有源區；

所述PMOS管的溝道區由一個形成于所述N型深阱外的所述硅襯底中的所述N阱組成，所述PMOS管的溝道區的所述N阱包覆一個所述有源區，多個所述PMOS管的各相鄰的所述N阱之間由所述P阱進行隔離、多個所述PMOS管的各相鄰的所述N阱的底部由所述P型懸浮深阱進行隔離；

所述N型高壓器件的溝道區由一個形成于所述N型深阱外的所述硅襯底中的所述P阱組成，所述N型高壓器件包括兩個由所述N阱組成的源漏擴展區，所述N型高壓器件的兩個所述源漏擴展區對稱的分布在所述N型高壓器件的溝道區的兩側，所述N型高壓器件的溝道區和源漏擴展區位于同一個所述有源區中并將該有源區包覆；多個所述N型高壓器件的各相鄰的所述N阱之間由所述P阱進行隔離、多個所述N型高壓器件的各相鄰的所述N阱的底部由所述P型懸浮深阱進行隔離；

所述P型高壓器件的溝道區由一個形成于所述N型深阱中的所述N阱組成，所述P型高壓器件包括兩個由所述P阱組成的源漏擴展區，所述P型高壓器件的兩個所述源漏擴展區對稱的分布在所述P型高壓器件的溝道區的兩側，所述P型高壓器件的溝道區和源漏擴展區都位于同一個所述有源區中并將該有源區包覆；多個所述P型高壓器件的各相鄰的所述P阱之間由所述N阱進行隔離、多個所述P型高壓器件的各相鄰的所述P阱的底部由所述N型深阱進行隔離。

2.如權利要求1所述的高壓器件和低壓器件集成結構，其特征在于：

在所述NMOS管的溝道區的表面依次形成有第一柵介質層和第一多晶硅柵，被所述第一多晶硅柵所述覆蓋的所述溝道區用于形成溝道，在所述第一多晶硅柵兩側的所述溝道區中形成有由N+區組成的第一源漏區，該兩個第一源漏區分別和所述第一多晶硅柵的一側自對準；

在所述PMOS管的溝道區的表面依次形成有第二柵介質層和第二多晶硅柵，被所述第二多晶硅柵所述覆蓋的所述溝道區用于形成溝道，在所述第二多晶硅柵兩側的所述溝道區中形成有由P+區組成的第二源漏區，該兩個第二源漏區分別和所述第二多晶硅柵的一側自對準；

所述N型高壓器件的溝道區表面依次形成有第三柵介質層和第三多晶硅柵，所述第三柵介質層和所述第三多晶硅柵還分別延伸到所述N型高壓器件的溝道區兩側的所述源漏擴展區上方，在所述N型高壓器件的溝道區兩側的所述源漏擴展區分別形成有一個由N+區組成的第三源漏區，該兩個第三源漏區分別和所述第三多晶硅柵的一側相隔一段距離；

所述P型高壓器件的溝道區表面依次形成有第四柵介質層和第四多晶硅柵，所述第四柵介質層和所述第四多晶硅柵還分別延伸到所述P型高壓器件的溝道區兩側的所述源漏擴展區上方，在所述P型高壓器件的溝道區兩側的所述源漏擴展區分別形成有一個由P+區組成的第四源漏區，該兩個第四源漏區分別和所述第四多晶硅柵的一側相隔一段距離。