[發明專利]半導體裝置、半導體裝置的制造方法

無效

• 申請號: 201310364758.9
• 申請日: 2013-08-20
• 公開（公告）號: CN104064553A
• 公開（公告）日: 2014-09-24
• 發明（設計）人: 山崎尚
• 申請（專利權）人: 株式會社東芝
• 主分類號: H01L23/552
• 分類號: H01L23/552;H01L23/495;H01L23/31;H01L21/56;H01L21/58
• 代理公司: 北京市中咨律師事務所 11247
• 代理人: 陳海紅;段承恩

相關專利申請

本申請享受以日本申請專利2013-56060號（申請日：2013年3月19日）作為基礎申請的優先權。本申請通過參照這個基礎申請而包含基礎申請的全部的內容。

技術領域

本發明的實施方式涉及半導體裝置及半導體裝置的制造方法。

背景技術

以前的半導體裝置中，由金屬材料覆蓋將半導體芯片密封的樹脂等的密封部件，以盡可能不混入來自外部的噪聲，或盡可能不向外部釋放噪聲(以下，記載為屏蔽效果)。為了得到充分的屏蔽效果，需要金屬材料接地。因此，提出除了引線框的端子之外在半導體裝置的底面的角(封裝角部)設置用于使金屬材料接地的端子(例如，日本專利公開公報2002-33444號)。

還有，在從如TSOP(Thin small outline package：薄小外形封裝)和/或QFP(quad flat package：方形扁平封裝)的密封部件的側面露出端子的結構的半導體裝置的場合，若由金屬材料覆蓋直到密封部件的側面為止，則金屬材料和端子導通。因此，由金屬材料能夠覆蓋的面積變窄。其結果，產生不能獲得充分的屏蔽效果的擔憂。

發明內容

本發明的目的在于提供一種能容易地形成在密封部件上具有屏蔽效果的導體層的半導體裝置及半導體裝置的制造方法。

實施方式涉及的半導體裝置的制造方法包括以下步驟：在將第1端子、厚度比第1端子薄的第2端子針對安裝部的周圍間隔開配置的引線框的安裝部上載置半導體芯片；由樹脂將半導體芯片及引線框密封；使樹脂形成底面位于第1端子的上表面和第2端子的上表面之間的溝；填充溝，并且，覆蓋樹脂的表面，以與第1端子電導通并與第2端子電絕緣的方式形成導體層；以填充在溝的導體層的截面露出的方式在厚度方向切斷樹脂。

附圖說明

圖1是第1實施方式涉及的半導體裝置的方塊圖。

圖2是第1實施方式涉及的半導體裝置的制造途中俯視圖。

圖3是第1實施方式涉及的半導體裝置的制造步驟圖。

圖4是第1實施方式涉及的半導體裝置的制造步驟圖。

圖5是第1實施方式涉及的半導體裝置的制造步驟圖。

圖6是第2實施方式涉及的半導體裝置的方塊圖。

圖7是第2實施方式涉及的半導體裝置的制造步驟圖。

圖8是第2實施方式涉及的半導體裝置的制造步驟圖。

符號的說明

100、200…半導體裝置，101、201…引線框，101a、201a…安裝部，101b、201b…第1端子，101c、201c…第2端子，102…半導體芯片，103…接合線，104、204…密封部件，104a、204a…端面，104b、204b…臺階，104c、204c…底面，105、205…導體層。

具體實施方式

以下，參照附圖，關于實施方式來詳細地說明。

(第1實施方式)

圖1是第1實施方式涉及的半導體裝置100的方塊圖。圖1(a)是半導體裝置100的俯視圖，圖1(b)是在圖1(a)的線段X-X的半導體裝置100的截面圖。如圖1所示，半導體裝置100是引線端子不從密封部件突出的QFP(quad flat non-lead package：方形扁平無引線封裝)型的半導體裝置。以下，參照圖1，關于半導體裝置100的構成來說明。

半導體裝置100具備：引線框101、半導體芯片102、接合線103、密封部件104、導體層105。引線框101具備：用于安裝半導體芯片102的安裝部101a、接地(GND)用端子(第1端子)101b、其他的端子，例如，信號用端子等的第2端子101c。

第1、第2端子101b、101c針對安裝部101a的周圍間隔開配置。第2端子101c的尖端部，通過蝕刻法和/或壓印法等進行薄化。因此，第1端子101b的厚度D1，比作為其他的端子的第2端子101c的尖端部的厚度D2更厚。反過來說，第2端子101c的尖端部的厚度D2，比第1端子101b的厚度D1更薄。第1端子101b的厚度D1，例如，為200μm±10μm。第2端子101c的尖端部的厚度D2，例如，為100μm±25μm。再者，第1、第2端子101b、101c的背面R1、R2，從密封部件104露出。

半導體芯片102使用小片結合材料粘合在安裝部101a上。半導體芯片102的外部連接用的焊盤(未圖示)和引線框101的第1、第2端子，通過接合線103電接合。