[發明專利]顯示裝置、陣列基板、像素結構及制作方法

無效

• 申請號: 201310362394.0
• 申請日: 2013-08-19
• 公開（公告）號: CN103487982A
• 公開（公告）日: 2014-01-01
• 發明（設計）人: 趙利軍
• 申請（專利權）人: 京東方科技集團股份有限公司
• 主分類號: G02F1/1335
• 分類號: G02F1/1335;G02F1/1333
• 代理公司: 北京路浩知識產權代理有限公司 11002
• 代理人: 王瑩

技術領域

本發明涉及顯示器及其制作領域，特別涉及一種顯示裝置、陣列基板、像素結構及制作方法。?

背景技術

近年來，隨著科技的發展，液晶顯示器技術也隨之不斷完善。TFT-LCD（Thin?Film?Transistor-Liquid?Crystal?Display，薄膜場效應晶體管-液晶顯示器）以其圖像顯示品質好、能耗低、環保等優勢占據著顯示器領域的重要位置。?

在顯示器制作過程中，通常在彩膜基板上制作黑矩陣層及公共電極層，在陣列基板制作薄膜晶體管，并在薄膜晶體管表面制作鈍化層及像素電極層，但這種制作方法制作工藝較為復雜。并且，在彩膜基板與陣列基板對盒時帶來的誤差，一般需要將黑矩陣層制作的比較寬，影響了像素的開口率。。?

發明內容

（一）要解決的技術問題?

本發明要解決的技術問題是：如何提供一種顯示裝置、陣列基板、像素結構及制作方法，能夠減少像素結構的制作工藝，提高開口率，并降低顯示設備的功耗。?

（二）技術方案?

為解決上述技術問題，本發明提供了一種像素結構，包括薄膜晶體管及用于形成電場的第一電極，所述像素結構還包括黑矩陣層，所述黑矩陣層位于所述薄膜晶體管和所述第一電極之間。?

可選的，所述像素結構還包括第二電極和第一絕緣層，所述第一?絕緣層形成于第二電極上，所述第一電極形成于所述第一絕緣層上，所述第二電極與所述薄膜晶體管的漏極連接。?

可選的，在形成所述薄膜晶體管的柵極的同時，還形成有用于與所述第一電極形成電場的第三電極，所述第一電極與所述薄膜晶體管的漏極連接。?

可選的，所述第一電極為狹縫電極，所述第二電極為板狀電極；或者，?

所述第一電極與所述第二電極均為狹縫電極。?

可選的，所述第一電極為狹縫電極，所述第三電極為板狀電極；或者，?

所述第一電極與所述第三電極均為狹縫電極。?

可選的，所述薄膜晶體管的結構自下而上為：柵極、第二絕緣層、有源層和源、漏電極,所述源、漏電極上形成所述黑矩陣。?

可選的，所述薄膜晶體管中的結構自下而上為：源、漏電極、有源層、第二絕緣層、柵極，所述柵極上形成所述黑矩陣。?

本發明還提供一種像素結構制作方法，該方法包括：?

在基板上制作薄膜晶體管；?

在所述薄膜晶體管上方制作黑矩陣層；?

在所述黑矩陣層上制作第一電極。?

本發明還提供一種像素結構制作方法，該方法包括：?

在基板上制作薄膜晶體管；?

在所述薄膜晶體管上方制作黑矩陣層；?

在黑矩陣層上制作第二電極，將所述第二電極與所述薄膜晶體管的漏極連接；?

在所述第二電極上制作第一絕緣層；?

在所述第一絕緣層上制作第一電極。?

本發明還提供一種像素結構制作方法，該方法包括：?

在基板上制作薄膜晶體管，在制作所述薄膜晶體管柵極的同時，制作第三電極；?

在所述薄膜晶體管上方制作黑矩陣層；?

在所述黑矩陣層上制作第一電極，將所述第一電極與所述薄膜晶體管的漏極連接。?

本發明還提供一種陣列基板，包括柵線、數據線，以及由柵線、數據線圍成的像素結構，所述像素結構為以上所述的像素結構。?

可選的，所述柵線、數據線上也形成有黑矩陣層。?

本發明還提供一種顯示裝置，所述顯示裝置包括以上所述的陣列基板。?

（三）有益效果?

本發明實施例的顯示裝置、陣列基板、像素結構及制作方法，通過將彩膜基板上的黑矩陣層制作到陣列基板像素結構的薄膜晶體管表面，代替了原有的鈍化層，減少了制作工藝。另外，將彩膜基板上的黑矩陣層制作到陣列基板上，能夠避免因彩膜基板與陣列基板對盒時帶來的誤差對開口率的影響提高了開口率。進一步，黑矩陣層制作在陣列基板上還能夠使公共電極和數據線之間的寄生電容降低，從而降低了設備功耗。?

附圖說明

圖1是本發明像素結構一個實施例的剖視圖；?

圖2是本發明像素結構另一個實施例的剖視圖；?

圖3是本發明像素結構又一個實施例的剖視圖；?

圖4a～4c是本發明實施例一種像素結構制作方法工藝流程圖；?

圖5a～5e是本發明實施例一種像素結構制作方法工藝流程圖；?

圖6a～6c是本發明實施例一種像素結構制作方法工藝流程圖.?

具體實施方式