[發明專利]具有速率匹配的高計算效率的卷積編碼

有效

• 申請號: 201310361555.4
• 申請日: 2008-06-06
• 公開（公告）號: CN103414478B
• 公開（公告）日: 2017-03-01
• 發明（設計）人: J-F.程
• 申請（專利權）人: 艾利森電話股份有限公司
• 主分類號: H03M13/23
• 分類號: H03M13/23;H03M13/11;H03M13/27
• 代理公司: 中國專利代理(香港)有限公司72001
• 代理人: 柯廣華,湯春龍

相關申請的交叉引用

本申請要求2007年6月8日提交的申請號為60/942,770的美國臨時申請的優先權，該臨時申請的公開內容通過引用結合到本文中。

技術領域

本發明一般地涉及用于移動通信網絡的差錯編碼(error?coding)，并且更具體地涉及一種具有速率匹配的高計算效率的卷積編碼的方法和設備。

背景技術

速率匹配是一種在移動通信系統中用以將編碼器(例如卷積編碼器或turbo編碼器)的碼率與通信信道的數據傳輸速率進行匹配的技術。速率匹配典型地包括對編碼器輸出的編碼比特進行刪余(puncture)或者重復來匹配通信信道的數據傳輸速率。速率匹配允許單個編碼器用于多個具有不同數據傳輸速率的數據信道。

在傳統的速率匹配電路中，編碼器接收輸入比特流并且生成兩個或更多編碼比特流。交織器對每個編碼比特流進行交織。速率匹配電路對每個交織的比特流中的編碼比特進行比特復用(bit-multiplex)，并且輸出單個比特流到發射機，該單個比特流具有期望數目的比特以匹配通信信道的數據傳輸速率。由速率匹配電路所執行的比特復用對來自所有交織的比特流的交織比特進行混雜。如果編碼器輸出的比特數目大于所需數目，則一些交織比特就被刪余。相反地，如果編碼器輸出的比特數目小于所需數目，則一些比特可以被重復。速率匹配電路可以使用循環緩沖器，或實時復用電路來實現。

雖然過去使用的速率匹配電路提供良好的性能，但是仍然存在對提供良好性能并具有更低復雜度的用于卷積碼的新速率匹配電路的需求。

發明內容

本發明涉及供卷積編碼器使用的用于速率匹配的方法和設備。信息序列被輸入至非系統性卷積編碼器。該卷積編碼器對信息序列進行編碼并且輸出兩個或更多奇偶校驗比特(parity?bit)流。交織電路對每個奇偶校驗比特流中的奇偶校驗比特進行交織而不對不同奇偶校驗比特流中的奇偶校驗比特進行混合。經交織的奇偶校驗比特被輸入到速率匹配電路。該速率匹配電路輸出選定數目的奇偶校驗比特以匹配數據信道。所述奇偶校驗比特按組的次序輸出。也就是說，來自第一組奇偶校驗比特的所有奇偶校驗比特都在來自下一組的任何奇偶校驗比特輸出之前被輸出。

根據本發明的用于速率匹配的方法和設備允許使用相同的交織器來對編碼器所輸出的不同奇偶校驗比特流進行交織，降低了用于移動終端的信道編碼器的復雜度，并且提高了信道編碼的性能。

附圖說明

圖1示出了包括編碼電路的示范性收發機。

圖2示出了根據本發明的一個示范性實施例的編碼電路。

圖3示出了根據一個示范性實施例的第一示范性速率匹配電路。

圖4示出了根據另一示范性實施例的第二示范性速率匹配電路。

圖5示出了由示范性速率匹配電路輸出的奇偶校驗比特的次序。

圖6示出了對輸入比特流進行編碼以便傳輸的示范性方法。

具體實施方式

圖1示出了用于移動通信系統的通信終端10的主要部件。通信終端10包括用于控制通信終端10的整體操作的系統控制器12、用于存儲操作所需的程序和數據的存儲器14、用于向遠程設備傳送信號的發射機20、以及用于從遠程設備接收信號的接收機30。發射機20和接收機30通過允許全雙工操作的雙工器或開關(switch)16而耦合到一個或多個天線18。

發射機20接收來自信息源的信息流，處理信息流以生成適合通過無線電信道傳輸的發射信號，并將發射信號調制到RF載波上。發射機20包括信源編碼器22、信道編碼器24、和調制器26。信源編碼器22去除冗余或對信息比特流進行隨機化以產生針對最大信息內容而優化的信息序列。來自信源編碼器22的信息序列被傳到信道編碼器24。信道編碼器24將冗余單元引入到由信源編碼器22所提供的信息序列中以生成編碼序列。由信道編碼器24所增加的冗余用于增強通信系統的糾錯能力。信道編碼器24的輸出是傳送序列。調制器26接收來自信道編碼器24的傳送序列并生成適合于通信信道的物理性質并且能夠通過通信信道而被高效傳送的波形。