[發明專利]具有速率匹配的高計算效率的卷積編碼

有效

• 申請號: 201310361555.4
• 申請日: 2008-06-06
• 公開（公告）號: CN103414478B
• 公開（公告）日: 2017-03-01
• 發明（設計）人: J-F.程
• 申請（專利權）人: 艾利森電話股份有限公司
• 主分類號: H03M13/23
• 分類號: H03M13/23;H03M13/11;H03M13/27
• 代理公司: 中國專利代理(香港)有限公司72001
• 代理人: 柯廣華,湯春龍

1.一種差錯編碼電路，包括：

非系統性卷積編碼器，用于對輸入比特流進行編碼以產生兩組或更多組奇偶校驗比特；

交織器電路，用于對每組奇偶校驗比特內的奇偶校驗比特進行交織；以及

速率匹配電路，用于輸出選定數目的所述交織的按組排序的奇偶校驗比特以獲得期望碼率。

2.如權利要求1所述的差錯編碼電路，其中所述速率匹配電路包括循環緩沖器以用于存儲所述交織的按組排序的奇偶校驗比特。

3.如權利要求1所述的差錯編碼電路，其中所述速率匹配電路包括組復用電路。

4.如權利要求1所述的差錯編碼電路，其中所述交織器電路被配置為對每組奇偶校驗比特應用相同的交織。

5.如權利要求1所述的差錯編碼電路，其中所述交織器電路被配置為對每組奇偶校驗比特應用不同的交織。

6.如權利要求1所述的差錯編碼電路，其中所述速率匹配電路在輸出每組內偶數位的奇偶校驗比特之前輸出奇數位的奇偶校驗比特。

7.如權利要求6所述的差錯編碼電路，其中所述交織器電路被配置為對奇偶校驗比特進行排序以使得在每組奇偶校驗比特內奇數位的奇偶校驗比特在偶數位的奇偶校驗比特之前。

8.如權利要求7所述的差錯編碼電路，其中所述交織器電路實施反轉位反轉次序的交織器以用于列置換。

9.如權利要求7所述的差錯編碼電路，其中所述交織器電路實施循環移位位反轉次序的交織器以用于列置換。

10.如權利要求7所述的差錯編碼電路，其中所述交織器電路實施模偏移位反轉次序的交織器以用于列置換。

11.一種用于對輸入比特流進行差錯編碼的方法，所述方法包括：

在非系統性卷積編碼器中對所述輸入比特流進行編碼以產生兩組或更多組奇偶校驗比特；

對每組奇偶校驗比特內的奇偶校驗比特進行交織；以及

輸出選定數目的所述交織的按組排序的奇偶校驗比特以獲得期望碼率。

12.如權利要求11所述的方法，還包括在循環緩沖器中存儲所述交織的按組排序的奇偶校驗比特，并且其中所述交織的奇偶校驗比特被從所述循環緩沖器中輸出。

13.如權利要求11所述的方法，還包括當所述奇偶校驗比特被輸出時在組復用電路中對所述比特進行組復用。

14.如權利要求11所述的方法，其中對每組奇偶校驗比特應用相同的交織。

15.如權利要求11所述的方法，其中對每組奇偶校驗比特應用不同的交織。

16.如權利要求11所述的方法，其中輸出選定數目的所述交織的按組排序的奇偶校驗比特以獲得期望碼率進一步包括：在輸出每組內偶數位的奇偶校驗比特之前輸出奇數位的奇偶校驗比特。

17.如權利要求16所述的方法，其中所述交織對奇偶校驗比特進行排序以使得在每組奇偶校驗比特內奇數位的奇偶校驗比特在偶數位的奇偶校驗比特之前。

18.如權利要求17所述的方法，其中所述交織包括進行反轉的位反轉次序交織以用于列置換。

19.如權利要求17所述的方法，其中所述交織包括進行循環移位的位反轉次序交織以用于列置換。

20.如權利要求17所述的方法，其中所述交織包括進行模偏移的位反轉次序交織以用于列置換。