[發明專利]具有金紅石結晶相二氧化鈦介電膜的半導體器件

有效

• 申請號: 201310356172.8
• 申請日: 2013-08-15
• 公開（公告）號: CN103811481A
• 公開（公告）日: 2014-05-21
• 發明（設計）人: 謝君毅;維許瓦耐·巴赫特
• 申請（專利權）人: 南亞科技股份有限公司
• 主分類號: H01L27/01
• 分類號: H01L27/01;H01L27/108;H01L21/02;H01L21/8242
• 代理公司: 深圳新創友知識產權代理有限公司 44223
• 代理人: 江耀純

技術領域

本發明涉及一種半導體器件，尤其涉及一種改良的高介電常數(high-k)介電層，使用這種介電層的電容結構，并例示出其制造方法。

背景技術

隨著動態隨機存取存儲器的金屬-絕緣-金屬電容的微縮，內存工藝中因此有必要導入高介電常數介電材，例如二氧化鈦。已知二氧化鈦具有不同的結晶相，其介電常數也不同，其中兩種已知的二氧化鈦結晶相是銳鈦礦(anatase)及金紅石(rutile)。由于金紅石結晶相的二氧化鈦具有比銳鈦礦結晶相的二氧化鈦更高的介電常數(k＞90)，因此通常會希望增加金紅石結晶相的二氧化鈦在電容介電薄膜中的比例。

二氧化鈦介電層通常利用原子層沉積(atomic?layer?deposition,ALD)法形成。然而，在原子層沉積過程中，二氧化鈦往往是以銳鈦礦結晶相為主。為了要形成具有金紅石結晶相及低漏電的二氧化鈦介電層，仍需要再以摻質摻雜、后退火(600℃或更高溫)處理以及/或結合模板層進行的臭氧原子層沉積才能達到。前述摻質摻雜方法的問題是高成本、低產出率，且不容易控制其分布。前述后退火方法的缺點是額外的熱預算及機械應力可能影響晶體管器件。前述的結合模板層進行的臭氧原子層沉積法，其問題在于沉積速率過慢(單一ALD循環約)，且可能有刻蝕或氧化下層的風險。

另外一種沉積二氧化鈦介電層的作法是利用水基(water-based)原子層沉積法，其在ALD循環中以水蒸氣作為氧化劑。這種水基原子層沉積法的沉積速率較前述臭氧原子層沉積法快，因此具有高產出率，然而，以水基原子層沉積法形成的二氧化鈦其結晶相是以銳鈦礦為主。為了在水基原子層沉積過程中形成金紅石結晶相的二氧化鈦，必須沉積至少厚達10nm的二氧化鈦，或者以相對較高的工藝溫度進行。

由上可知，業界目前仍需要改良的方法來沉積高介電常數材料，例如，金紅石結晶相的二氧化鈦(或簡稱金紅石二氧化鈦)，且所述方法具有高沉積/成長速率，同時能保持低漏電特性，并且避免上述先前技藝的諸多缺點。

發明內容

根據本發明實施例，本發明提供一種電容結構，包含有一第一電極，設于一基材上；一模板層，設于所述第一電極上；一二氧化鈦介電層，設于所述模板層上，其中所述二氧化鈦介電層僅單純具有金紅石結晶相；以及一第二電極，位于所述二氧化鈦介電層上。所述二氧化鈦介電層是以修正后的水基ALD工藝形成。

為讓本發明的上述目的、特征及優點能更明顯易懂，下文中特舉出本發明的優選實施方式，并配合附圖作詳細說明如下。然而如下的優選實施方式與附圖僅供參考與說明用，并非用來對本發明加以限制。

附圖說明

圖1為依據本發明實施例繪示的部分電容結構的橫斷面示意圖。

圖2例示出形成圖1中電容結構的流程圖。

圖3例示出修正后的水基ALD工藝。

圖4表示出以修正后的水基ALD形成的二氧化鈦的X射線繞射光譜(相對強度對2theta作圖)，光譜區間為2theta=20至2theta=60之間。

圖5表示出以臭氧脈沖/吹凈比例20:1進行修正后的水基ALD形成的二氧化鈦層的X射線繞射光譜。

其中，附圖標記說明如下：

10??基材??????????????100??制造流程

20??電容結構??????????102??步驟

22??第一電極??????????104??步驟

23??模板層????????????106??步驟

24??高介電常數介電層??108??步驟

26??第二電極

具體實施方式

下文中將參照附圖說明本發明細節，該些附圖中的內容也構成了說明書細節描述的一部份，并且以可實行實施例的特例描述方式來繪示。下文實施例已描述足夠的細節使得本領域的一般技術人員得具以實施。當然，也可實行其它的實施例，或是在不悖離文中所述實施例的前提下作出任何結構性、邏輯性、及電性上的改變。因此，下文的細節描述不應被視為是限制，反之，其中所包含的實施例將由隨附的權利要求書來加以界定。