[發(fā)明專利]存儲(chǔ)器制造工藝及以其制造的存儲(chǔ)器結(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 201310347150.5
• 申請(qǐng)日: 2013-08-09
• 公開（公告）號(hào): CN103633094A
• 公開（公告）日: 2014-03-12
• 發(fā)明（設(shè)計(jì)）人: 威維克蓋普藍(lán);羅伯克爾;蔡鴻明
• 申請(qǐng)（專利權(quán)）人: 南亞科技股份有限公司
• 主分類號(hào): H01L27/108
• 分類號(hào): H01L27/108;H01L21/8242
• 代理公司: 北京同立鈞成知識(shí)產(chǎn)權(quán)代理有限公司 11205
• 代理人: 臧建明

技術(shù)領(lǐng)域

本發(fā)明是有關(guān)于一種存儲(chǔ)器制造工藝，且特別是有關(guān)于一種避免埋入式導(dǎo)線彎曲的存儲(chǔ)器制造工藝及以其制造的存儲(chǔ)器結(jié)構(gòu)。

背景技術(shù)

為了增加晶體管通道長(zhǎng)度、充分利用基底空間、增加不同層級(jí)導(dǎo)線間距離等目的，可在基底中形成埋入式導(dǎo)線。

舉例而言，當(dāng)動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（DRAM）的集成度增加超過一定程度時(shí)，傳統(tǒng)平面式晶體管的通道長(zhǎng)會(huì)過短而造成短通道效應(yīng)等，且元件尺寸的縮小也減少字符線及位元線之間的距離，從而引發(fā)寄生電容。通過將字符線形成為位于基底中的埋入式導(dǎo)線，即可解決以上問題。

埋入式字符線通過其位在接觸區(qū)中的末端部分與導(dǎo)電插塞電性連接。習(xí)知形成埋入式字符線的工藝為：對(duì)一區(qū)域中的基底材料進(jìn)行蝕刻，以形成凹穴（cavity）而定義出接觸區(qū)；用旋涂式介電（SOD）膜填充凹穴；進(jìn)行蝕刻以在陣列區(qū)的基底中及填充在接觸區(qū)中的SOD膜中形成多個(gè)溝渠；執(zhí)行濕式清洗（wet?clean）處理；在各個(gè)溝渠中形成閘極氧化膜，接著在溝渠中形成埋入式字符線。

因?yàn)槁袢胧阶址€的位于接觸區(qū)的部分形成在SOD膜中，且因?yàn)橛蓾袷角逑刺幚硭鸬娜菁{埋入式字符線的溝渠的關(guān)鍵尺寸（CD）的偏差在SOD膜中較大，故埋入式導(dǎo)線在接觸區(qū)中顯示出較大的線彎曲問題。

發(fā)明內(nèi)容

本發(fā)明提供一種存儲(chǔ)器制造工藝及以其制造的存儲(chǔ)器結(jié)構(gòu)。

本發(fā)明提供一種存儲(chǔ)器制造工藝，其能夠解決先前技術(shù)的上述問題。

本發(fā)明另提供一種存儲(chǔ)器結(jié)構(gòu)，其由上述工藝制造。

本發(fā)明的存儲(chǔ)器制造工藝如下。提供基底，其中有多個(gè)溝渠及位在溝渠中的多個(gè)導(dǎo)線，且其上有陣列區(qū)，各個(gè)導(dǎo)線有一陣列部分位于陣列區(qū)中。在基底上定義與陣列區(qū)分離的接觸區(qū)，其中各導(dǎo)線有一接觸部分位于接觸區(qū)中。對(duì)在導(dǎo)線的接觸部分之間的基底進(jìn)行蝕刻至低于導(dǎo)線頂部，以在導(dǎo)線的接觸部分之間形成間隙。接著以絕緣層填充間隙。

在一實(shí)施例中，上述存儲(chǔ)器制造工藝還包括在各導(dǎo)線的接觸部分上形成至少一接觸插塞。

在一實(shí)施例中，上述存儲(chǔ)器制造工藝還包括在蝕刻基底之后、填充間隙之前，形成覆蓋導(dǎo)線的接觸部分的實(shí)質(zhì)上共形的保護(hù)層。上述存儲(chǔ)器制造工藝可還包括：在各導(dǎo)線的接觸部分上，穿過上述保護(hù)層而形成至少一接觸插塞。

在一實(shí)施例中，上述存儲(chǔ)器制造工藝中的上述絕緣層包括旋涂式介電（SOD）層。以此種絕緣層填充上述間隙的步驟可包括：在基底上涂布一旋涂式介電材料，將此旋涂式介電材料致密化，以及通過化學(xué)機(jī)械研磨（CMP）移除在上述間隙之外的經(jīng)致密化的旋涂式介電材料。

在一實(shí)施例中，上述存儲(chǔ)器制造工藝中所提供的基底上有用以定義上述溝渠的圖案化罩幕層，且在蝕刻上述導(dǎo)線的接觸部分之間的基底之前，先對(duì)接觸區(qū)中的該圖案化罩幕層進(jìn)行蝕刻。

在一實(shí)施例中，上述存儲(chǔ)器制造工藝中的上述導(dǎo)線為動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（DRAM）的字符線。

在一實(shí)施例中，上述存儲(chǔ)器制造工藝中的接觸區(qū)的寬度（W）為500nm到550nm。

在一實(shí)施例中，上述存儲(chǔ)器制造工藝中經(jīng)蝕刻的基底的頂部比上述導(dǎo)線的頂部低7.5～10nm。

本發(fā)明的存儲(chǔ)器結(jié)構(gòu)包括基底、多個(gè)導(dǎo)線及絕緣層。基底中有多個(gè)溝渠，且基底上有陣列區(qū)及與陣列區(qū)分離的接觸區(qū)，其中在接觸區(qū)中的基底的表面低于接觸區(qū)外的基底的表面。各個(gè)導(dǎo)線填充在溝渠中，且各個(gè)導(dǎo)線有一陣列部分位于陣列區(qū)中及一接觸部分位于接觸區(qū)中，其中接觸部分突出在接觸區(qū)中的基底的表面之上。絕緣層填充在接觸區(qū)中的導(dǎo)線的接觸部分的凸出部分之間的間隙中。

在一實(shí)施例中，上述存儲(chǔ)器結(jié)構(gòu)還包括位于各導(dǎo)線的接觸部分上的至少一接觸插塞。

在一實(shí)施例中，上述存儲(chǔ)器結(jié)構(gòu)還包括覆蓋在導(dǎo)線的接觸部分上的實(shí)質(zhì)共形的保護(hù)層。此結(jié)構(gòu)可還包括位于各導(dǎo)線的接觸部分上且穿過上述保護(hù)層的至少一接觸插塞。

在一實(shí)施例中，上述存儲(chǔ)器結(jié)構(gòu)中的絕緣層包括旋涂式介電層。

在一實(shí)施例中，上述存儲(chǔ)器結(jié)構(gòu)中的上述導(dǎo)線為動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（DRAM）的字符線。

在一實(shí)施例中，上述存儲(chǔ)器結(jié)構(gòu)中的接觸區(qū)的寬度為500nm到550nm。

在一實(shí)施例中，在上述存儲(chǔ)器結(jié)構(gòu)中的接觸區(qū)中，基底的表面比上述導(dǎo)線的接觸部分的頂部低7.5～10nm。

在本發(fā)明中，因?yàn)榻佑|區(qū)是在埋入式導(dǎo)線形成在基底中之后被定義的，且因?yàn)榕c旋涂式介電層相比，在基底材料中由濕式清洗處理所引起的容納埋入式導(dǎo)線的溝渠的CD偏差較小，故可避免埋入式導(dǎo)線彎曲。