[發(fā)明專利]N型JFET器件的等效電路及仿真方法

在審

• 申請?zhí)枺?/td>: 201310346902.6
• 申請日: 2013-08-09
• 公開（公告）號: CN104346489A
• 公開（公告）日: 2015-02-11
• 發(fā)明（設(shè)計）人: 王正楠
• 申請（專利權(quán)）人: 上海華虹宏力半導(dǎo)體制造有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 上海浦一知識產(chǎn)權(quán)代理有限公司 31211
• 代理人: 丁紀(jì)鐵

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體器件的設(shè)計仿真，特別是指一種N型JFET器件的等效電路，本發(fā)明還涉及所述N型JFET器件的仿真方法。

背景技術(shù)

JFET(Junction?Field?Effect?Transistor：結(jié)型場效應(yīng)管)是場效應(yīng)器件中一種常見的器件類型，其剖面結(jié)構(gòu)如圖1所示，是在P型襯底上注入形成N阱，在N阱中再注入形成P阱形成的器件，P阱與P型襯底分別是JFET的柵極及背柵，P阱外圍相對兩端的N阱引出形成JFET的源漏端。N阱和P型襯底以及N阱和P阱形成PN結(jié)。其中最常見的是通過工藝注入得到的NP擴散結(jié)，通過外加電壓的導(dǎo)致PN結(jié)耗盡形成電流夾斷，由于這類器件具有獨特的開關(guān)特性，它經(jīng)常被應(yīng)用于模擬電路的開關(guān)電路、電源電路中。

目前在進(jìn)行這類器件設(shè)計仿真時，各類仿真軟件也會提供業(yè)界的JFET器件的SPICE模型，但是與常規(guī)的MOS器件業(yè)界SPICE模型不同，目前的JFET的模型太過于理想化，導(dǎo)致它的應(yīng)用受到一些限制，例如仿真器中提供的模型只能描述單一一種尺寸的JFET電流，如果版圖中JFET的尺寸發(fā)生變化，模型就無法應(yīng)對，無法適應(yīng)設(shè)計出不同尺寸不同電性參數(shù)的JFET器件的需要，缺乏靈活性。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是提供一種N型JFET器件的等效電路，本發(fā)明還要解決的技術(shù)問題在于提供所述N型JFET器件的仿真方法。

為解決上述問題，本發(fā)明所述的N型JFET器件的等效電路，包含：第一、第二電阻，第一、第二、第三、第四電容以及第一、第二電壓控制電流源，其連接關(guān)系為：

第一電阻的第一端、第一電容的第一端、第二電容的第一端以及兩個電壓控制電流源的正端連接在一起；

第二電阻的第一端、第三電容的第一端、第四電容的第一端以及兩個電壓控制電流源的負(fù)端連接在一起；

第一電容的第二端與第三電容的第二端連接在一起，作為所述N型JFET器件的柵極；

第二電容的第二端與第四電容的第二端連接在一起，作為所述N型JFET器件的背柵；

第一電阻的第二端作為所述N型JFET器件的源極，第二電阻的第二端作為所述N型JFET器件的漏極。

進(jìn)一步地，所述第一電阻用于模擬N型JFET器件的源端寄生電阻，所述第二電阻用于模擬N型JFET器件的漏端寄生電阻，第一、第二、第三、第四電容用于模擬寄生電容；第一電壓控制電流源用于模擬N阱和P阱之間隨外加電壓的變化而變化的N阱橫向電流，第二電壓控制電流源用于模擬N阱和P襯底之間隨外加電壓的變化而變化的N阱橫向電流。

進(jìn)一步地，所述第一和第四電容是組合用于模擬N阱與P阱之間的寄生電容，且第一和第四電容各為N阱與P阱之間寄生電容的0.5倍；所述第二和第三電容是組合用于模擬N阱與P型襯底之間的寄生電容，且第二和第三電容各為N阱與P襯底之間寄生電容的0.5倍。

為解決上述問題，本發(fā)明提供的一種N型JFET器件的仿真方法，包含如下兩個步驟：

步驟一，構(gòu)建N型JFET器件的等效電路；

步驟二，利用構(gòu)建的等效電路進(jìn)行仿真。

進(jìn)一步地，所述步驟一中，N型JFET器件的等效電路包含：

第一、第二電阻，第一、第二、第三、第四電容以及第一、第二電壓控制電流源，其連接關(guān)系為：

第一電阻的第一端、第一電容的第一端、第二電容的第一端以及兩個電壓控制電流源的正端連接在一起；

第二電阻的第一端、第三電容的第一端、第四電容的第一端以及兩個電壓控制電流源的負(fù)端連接在一起；

第一電容的第二端與第三電容的第二端連接在一起，作為所述N型JFET器件的柵極；

第二電容的第二端與第四電容的第二端連接在一起，作為所述N型JFET器件的背柵；

第一電阻的第二端作為所述N型JFET器件的源極，第二電阻的第二端作為所述N型JFET器件的漏極。

進(jìn)一步地，所述第一和第四電容是組合用于模擬N阱與P阱之間的寄生電容，且第一和第四電容各為N阱與P阱之間寄生電容的0.5倍；所述第二和第三電容是組合用于模擬N阱與P型襯底之間的寄生電容，且第二和第三電容各為N阱與P襯底之間寄生電容的0.5倍。

進(jìn)一步地，仿真時，所述N型JFET器件總溝道電流Ir采用如下公式描述：