[發明專利]N型JFET器件的等效電路及仿真方法

在審

• 申請號: 201310346902.6
• 申請日: 2013-08-09
• 公開（公告）號: CN104346489A
• 公開（公告）日: 2015-02-11
• 發明（設計）人: 王正楠
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 丁紀鐵

1.一種N型JFET器件的等效電路，其特征在于：包含：第一、第二電阻，第一、第二、第三、第四電容以及第一、第二電壓控制電流源，其連接關系為：

第一電阻的第一端、第一電容的第一端、第二電容的第一端以及兩個電壓控制電流源的正端連接在一起；

第二電阻的第一端、第三電容的第一端、第四電容的第一端以及兩個電壓控制電流源的負端連接在一起；

第一電容的第二端與第三電容的第二端連接在一起，作為所述N型JFET器件的柵極；

第二電容的第二端與第四電容的第二端連接在一起，作為所述N型JFET器件的背柵；

第一電阻的第二端作為所述N型JFET器件的源極，第二電阻的第二端作為所述N型JFET器件的漏極。

2.如權利要求1所述的N型JFET器件的等效電路，其特征在于：所述第一電阻用于模擬N型JFET器件的源端寄生電阻，所述第二電阻用于模擬N型JFET器件的漏端寄生電阻，第一、第二、第三、第四電容用于模擬寄生電容；第一電壓控制電流源用于模擬N阱和P阱之間隨外加電壓的變化而變化的N阱橫向電流，第二電壓控制電流源用于模擬N阱和P襯底之間隨外加電壓的變化而變化的N阱橫向電流。

3.如權利要求2所述的N型JFET器件的等效電路，其特征在于：所述第一和第四電容是組合用于模擬N阱與P阱之間的寄生電容，且第一和第四電容各為N阱與P阱之間寄生電容的0.5倍；所述第二和第三電容是組合用于模擬N阱與P型襯底之間的寄生電容，且第二和第三電容各為N阱與P襯底之間寄生電容的0.5倍。

4.一種N型JFET器件的仿真方法，其特征在于：包含如下兩個步驟：

步驟一，構建N型JFET器件的等效電路；

步驟二，利用構建的等效電路進行仿真。

5.如權利要求4所述的N型JFET器件的仿真方法，其特征在于：所述步驟一中，N型JFET器件的等效電路包含：

第一、第二電阻，第一、第二、第三、第四電容以及第一、第二電壓控制電流源，其連接關系為：

第一電阻的第一端、第一電容的第一端、第二電容的第一端以及兩個電壓控制電流源的正端連接在一起；

第二電阻的第一端、第三電容的第一端、第四電容的第一端以及兩個電壓控制電流源的負端連接在一起；

第一電容的第二端與第三電容的第二端連接在一起，作為所述N型JFET器件的柵極；

第二電容的第二端與第四電容的第二端連接在一起，作為所述N型JFET器件的背柵；

第一電阻的第二端作為所述N型JFET器件的源極，第二電阻的第二端作為所述N型JFET器件的漏極。

6.如權利要求5所述的N型JFET器件的仿真方法，其特征在于：所述第一電阻用于模擬N型JFET器件的源端寄生電阻，所述第二電阻用于模擬N型JFET器件的漏端寄生電阻；所述第一電容和第四電容是組合用于模擬N阱與P阱之間的寄生電容，且第一和第四電容各為N阱與P阱之間寄生電容的0.5倍；所述第二和第三電容是組合用于模擬N阱與P型襯底之間的寄生電容，且第二和第三電容各為N阱與P襯底之間寄生電容的0.5倍。

7.如權利要求4或5所述的N型JFET器件的仿真方法，其特征在于：仿真時，所述N型JFET器件總溝道電流Ir采用如下公式描述：

Ir=Vb-VaRs01Leffxj1(xj0-αA1ψA+V‾)·(Wo-αA1ψB+V‾)+]]>

Vb-VaRs02Leffxj2(xj0-αA2ψA+V‾)·(Wo-αA2ψB+V‾)]]>

其中：V‾=12(Va+Vb)]]>

L_eff＝Lm+ΔL

Wo＝Wm+ΔW

以上公式基于N阱電阻在外置電壓偏置情況下耗盡夾斷點為0的坐標系建立，V_a、V_b分別是漏端和源端的電壓值，x_j0為電壓零偏時的結深，x_j1為P阱對N阱電壓零偏時結深，x_j2為P襯底對N阱電壓零偏置時結深，ψ_A為PN結的內建勢，ψ_A＝ψ_B，W_m為版圖上JFET器件的寬度，ΔW為寬度修正因子，L_m為版圖上P阱長度，ΔL為溝道長度修正因子，R_s01、R_s02、α_A1、α_A2是模型中的模型修正系數。