[發(fā)明專利]多層電路板及其制作方法

有效

• 申請?zhí)枺?/td>: 201310345680.6
• 申請日: 2013-08-09
• 公開（公告）號: CN104349592B
• 公開（公告）日: 2017-08-25
• 發(fā)明（設計）人: 覃海波;鄭兆孟;徐茂峰;黃黎明
• 申請（專利權）人: 鵬鼎控股(深圳)股份有限公司;鵬鼎科技股份有限公司
• 主分類號: H05K1/14
• 分類號: H05K1/14;H05K3/46
• 代理公司: 深圳市鼎言知識產權代理有限公司44311
• 代理人: 哈達

技術領域

本發(fā)明涉及電路板制作技術，尤其涉及一種電路板及其制作方法。

背景技術

隨著電子產品往小型化、高速化方向的發(fā)展，電路板也從單面電路板、雙面電路板往多層電路板方向發(fā)展。多層電路板是指具有多層導電線路的電路板，其具有較多的布線面積、較高互連密度，因而得到廣泛的應用，參見文獻Takahashi,A.Ooki,N.Nagai,A.Akahoshi,H.Mukoh,A.Wajima,M.Res.Lab,High density multilayer printed circuit board for HITAC M-880，IEEE Trans.on Components,Packaging,and Manufacturing Technology,1992,15(4):1418-1425。

現(xiàn)有技術中，任意層全層導通孔(ALIVH)結構多層電路板的制作方法通常包括步驟：提供絕緣基材；在絕緣基材內形成多個通孔；在通孔內形成導電膏，得到第一基板；在第一基板的兩側壓合銅箔層，使得通孔內的導電膏與銅箔層相接觸；將銅箔層制作形成導電線路層，得到第二基板；將第一基板設置于兩個第二基板之間，并進行壓合，從而得到多層電路板。在上述的制作過程中，由于形成的通孔的孔徑較小，填充的導電膏的橫截面積也相對較小，這樣，導電膏與銅箔層接觸的面積也較小，并且，導電膏與銅箔層之間的結合力也很小，從而導致制作得到的多層電路板的信賴性較差。

發(fā)明內容

因此，有必要提供一種能夠提高電路板信賴性的多層電路板制作方法及制得的多層電路板。

一種多層電路板，其包括多層導電線路層及多層絕緣基材，每層絕緣基材設置于相鄰的兩層導電線路層之間，每層絕緣基材內形成有多個通孔，每個通孔內填充有導電膏，每個通孔內的導電膏的相對兩端形成有導電性高分子膜層，所述導電性高分子膜層連接于導電膏與導電線路層之間。

一種多層電路板的制作方法，包括步驟：提供2N-1個絕緣基材，N為大于或者等于2的自然數(shù)；在每個絕緣基材內形成多個通孔；在每個絕緣基材的通孔內填充導電膏；在每個導電膏從通孔露出的相對兩端分別形成導電性高分子膜層，得到2N-1第一基板；在其中N-1個第一基板的相對兩個表面分別壓合第一銅箔和第二銅箔，使得導電性高分子膜與第一銅箔和第二銅箔相接觸；將第一銅箔制作形成第一導電線路層，將第二銅箔制作形成第二導電線路層，得到N-1個第二基板；提供一個第三銅箔和第四銅箔，將N-1個第二基板及另外的N個第一基板壓合于第三銅箔和第四銅箔之間，并使得相鄰的兩個第一基板之間一個第二基板，相鄰的第二基板之間只有一個基板；以及將第三銅箔制作形成第三導電線路層，將第四銅箔制作形成第四導電線路層，從而得到2N層電路板。

一種多層電路板的制作方法，包括步驟：提供2N個絕緣基材，N為大于或者等于2的自然數(shù)；在每個絕緣基材內形成多個通孔；在每個絕緣基材的通孔內填充導電膏；在每個導電膏從通孔露出的相對兩端分別形成導電性高分子膜層，得到2N第一基板；在其中N個第一基板的相對兩個表面分別壓合第一銅箔和第二銅箔，使得導電性高分子膜與第一銅箔和第二銅箔相接觸；將第一銅箔制作形成第一導電線路層，將第二銅箔制作形成第二導電線路層，得到N個第二基板；提供一個第三銅箔，將N個第二基板及另外的N個第一基板壓合于第三銅箔和另一個第二基板之間，并使得相鄰的兩個第一基板之間一個第二基板，相鄰的第二基板之間只有一個基板；以及將第三銅箔制作形成第三導電線路層，從而得到2N+1層電路板。

本技術方案提供的多層電路板及其制作方法，在每個絕緣基材的通孔內的導電膏的兩端分別形成有導電性高分子膜層，由于與絕緣基材相鄰的導電線路層與導電膏之間形成有導電性高分子膜層，其與導電膏及導電線路層之間的結合力均較強。相比于現(xiàn)有技術中導電膏直接與導電線路層相接觸，能夠提高電路板的信賴性。

附圖說明

圖1是本技術方案實施例提供的絕緣基材并在絕緣基材的相對兩個表面形成保護層后的剖面示意圖。

圖2是圖1的絕緣基材及保護層內形成通孔后的剖面示意圖。

圖3是圖2的導電孔內形成導電膏后的剖面示意圖。

圖4是圖3的導電膏的相對兩個端面形成導電性高分子膜層后的剖面示意圖。

圖5是圖4的保護膜被去除得到第一基板后的剖面示意圖。

圖6是圖5的第一基板的相對兩個表面壓合第一銅箔和第二銅箔后的剖面示意圖。

圖7是圖6的第一銅箔制作形成第一導電線路層，并將第二銅箔制作形成第二導電線路層后得到第二基板的剖面示意圖。