[發明專利]混合信號集成電路制造方法

在審

• 申請號: 201310344316.8
• 申請日: 2013-08-08
• 公開（公告）號: CN104347504A
• 公開（公告）日: 2015-02-11
• 發明（設計）人: 潘光燃;王焜;石金成;高振杰;文燕
• 申請（專利權）人: 北大方正集團有限公司;深圳方正微電子有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 劉芳

技術領域

本發明涉及集成電路制造技術，尤其涉及一種混合信號集成電路制造方法。

背景技術

多晶硅是硅原子短程有序排列、長程無序排列的單質硅，摻雜的多晶硅為導體。在半導體集成電路中，通常采用多晶硅制作電阻，其中方塊電阻較大（大于500歐姆/方塊）的多晶硅電阻簡稱為多晶高阻。在半導體集成電路中，也通常采用多晶硅制作雙多晶電容，即采用兩層多晶硅分別作為電容的上極板和下極板，上極板和下極板之間的夾層為絕緣的介質層。MOS管(metal-oxid-semiconductor，金屬-氧化物-半導體場效應晶體管)、多晶高阻和雙多晶電容都是混合信號集成電路（Mixed?Signal?IC）的基本單元。

混合信號集成電路對多晶高阻和雙多晶電容的精度要求較高，現有技術中，0.5um混合信號集成電路的制造方法中，通常采用第一層多晶硅制作MOS管的柵極，采用第二層多晶硅制作多晶高阻，采用第一層多晶硅和第二層多晶硅分別制作雙多晶電容的下極板和上極板，具體工藝步驟為：

步驟1：淀積第一層多晶硅：第一層多晶硅為已摻雜的多晶硅或未摻雜的多晶硅（然后對未摻雜的多晶硅進行高濃度摻雜）；

步驟2：光刻、刻蝕，將多余的第一層多晶硅去除掉，形成MOS管的多晶硅柵和雙多晶電容的下極板；

步驟3：光刻、離子注入，形成MOS管的輕摻雜源漏區（LDD）；

步驟4：形成MOS管的側墻（Spacer）；

步驟5：光刻、離子注入、退火，形成MOS管的源漏區（Source&Drain）；

步驟6：淀積介質層；

步驟7：淀積未摻雜的第二層多晶硅，采用離子注入的方法對第二層多晶硅進行輕摻雜，形成高阻值的多晶硅膜層；

步驟8：光刻、離子注入，對第二層多晶硅的部分區域進行高濃度摻雜，高濃度摻雜的區域為低阻值的多晶硅膜層；

步驟9：采用光刻、刻蝕把多余的第二層多晶硅去除掉，在高阻值的多晶硅膜層區域形成多晶高阻，在低阻值多晶硅膜層區域形成雙多晶電容的上極板。

現有的混合信號集成電路制造方法中，由于通過第二層多晶硅形成多晶高阻，在形成多晶高阻時，MOS的源漏區已經形成，所以不可能采用比較高的溫度進行退火，否則MOS管會由于源漏區摻雜向多晶硅柵中心擴散而導致MOS管穿通或者漏電，因而導致第二層多晶硅膜層中的離子摻雜沒有被充分激活，多晶高阻的精度較低。

發明內容

本發明提供一種混合信號集成電路制造方法，用于解決現有技術中混合信號集成電路制造方法制造的混合信號集成電路精度較低的技術缺陷。

本發明提供的一種混合信號集成電路制造方法，包括：

根據預設的第一工藝流程，在第一層多晶硅上形成MOS管的柵極、多晶高阻和雙多晶電容的下極板；

根據預設的第二工藝流程，在第二層多晶硅上形成雙多晶電容的上極板；

根據預設的第三工藝流程，形成MOS管的源漏區。

本發明提供的混合信號集成電路制造方法，由于在第一層多晶硅形成多晶高阻，且MOS管的源漏區的形成在多晶高阻之后，因此形成MOS管源漏區等其他工藝步驟中需要采用高溫工藝，致使多晶高阻中的離子摻雜被充分激活，能夠提高多精高阻的精度。

附圖說明

圖1為本發明第一實施例提供的混合信號集成電路制造方法的流程圖；

圖2為本發明第二實施例提供的混合信號集成電路制造方法的流程圖；

圖3為本發明第三實施例提供的混合信號集成電路制造方法的流程圖；

圖4為圖1所示方法中的步驟200的具體流程圖；

圖5為圖1所示方法中的步驟300的具體流程圖；

圖6為圖1所示方法中的步驟400的具體流程圖；

圖7-圖13為本發明實施例提供的混合信號集成電路的制造過程圖。

具體實施方式

圖1為本發明第一實施例提供的混合信號集成電路制造方法的流程圖。如圖1所示，本實施例提供的混合信號集成電路制造方法，包括：

步驟200，根據預設的第一工藝流程，在第一層多晶硅上形成MOS管的柵極、多晶高阻和雙多晶電容的下極板。

第一工藝流程可以為現有的半導體集成電路制造工藝中的具體工藝流程，可以通過光刻、刻蝕、離子注入等工藝在第一層多晶硅上形成MOS的柵極、多晶高阻和雙多晶電容的下極板。其中，多晶高阻的方塊電阻大于500歐姆/方塊，需要在第一多晶硅層上進行離子注入的輕摻雜，以使第一層多晶硅上形成高阻值區域。