[發明專利]互連結構的形成方法有效
| 申請號: | 201310342918.X | 申請日: | 2013-08-07 |
| 公開(公告)號: | CN104347488B | 公開(公告)日: | 2017-06-13 |
| 發明(設計)人: | 韓秋華 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/768 | 分類號: | H01L21/768 |
| 代理公司: | 北京集佳知識產權代理有限公司11227 | 代理人: | 駱蘇華 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 互連 結構 形成 方法 | ||
1.一種互連結構的形成方法,其特征在于,包括:
提供半導體襯底,所述半導體襯底內形成有第一金屬層;
在所述半導體襯底表面及第一金屬層表面形成阻擋層、位于阻擋層表面的介質層、位于介質層表面的保護層、位于保護層表面的第一金屬掩膜層以及位于第一金屬掩膜層表面的第二金屬掩膜層,其中,所述第一金屬掩膜層的厚度小于第二金屬掩膜層的厚度,所述第一金屬掩膜層的厚度為10埃至50埃;
刻蝕第一金屬掩膜層及第二金屬掩膜層形成第一開口,所述第一開口暴露出保護層;
形成覆蓋第二金屬掩膜層及保護層的介質掩膜層,所述介質掩膜層具有開口寬度小于第一開口的第二開口,所述第二開口暴露出保護層;
以介質掩膜層為掩膜,沿所述第二開口依次刻蝕保護層以及部分介質層;
以第二金屬掩膜層為掩膜,沿所述第一開口刻蝕介質層,至暴露出阻擋層,在介質層內形成通孔和溝槽,所述通孔和溝槽構成大馬士革開口;
去除所述第二金屬掩膜層;
以第一金屬掩膜層為掩膜,去除位于大馬士革開口底部的阻擋層,至暴露出第一金屬層;
形成填充滿所述大馬士革開口的第二金屬層,所述第二金屬層覆蓋第一金屬掩膜層;
去除高于介質層頂部的第二金屬層、第一金屬掩膜層以及保護層。
2.根據權利要求1所述的互連結構的形成方法,其特征在于,所述第一金屬掩膜層的材料為Ta、Ti、Tu、TaN、TuN或WN。
3.根據權利要求1所述的互連結構的形成方法,其特征在于,所述第二金屬掩膜層的材料為TiN。
4.根據權利要求1所述的互連結構的形成方法,其特征在于,所述第二金屬掩膜層的厚度為50埃至500埃。
5.根據權利要求1所述的互連結構的形成方法,其特征在于,所述第一金屬掩膜層或第二金屬掩膜層的形成工藝為化學氣相沉積、物理氣相沉積或原子層沉積。
6.根據權利要求1所述的互連結構的形成方法,其特征在于,去除所述第二金屬掩膜層的工藝為濕法刻蝕。
7.根據權利要求6所述的互連結構的形成方法,其特征在于,所述濕法刻蝕的刻蝕液體為雙氧水。
8.根據權利要求6所述的互連結構的形成方法,其特征在于,所述濕法刻蝕的刻蝕液體為氨水和雙氧水。
9.根據權利要求6所述的互連結構的形成方法,其特征在于,所述濕法刻蝕的刻蝕液體為硫酸和雙氧水。
10.根據權利要求1所述的互連結構的形成方法,其特征在于,所述阻擋層的材料為SiN、SiC、SiCN、SiOC或SiOCN。
11.根據權利要求1所述的互連結構的形成方法,其特征在于,所述阻擋層的厚度為50埃至150埃。
12.根據權利要求1所述的互連結構的形成方法,其特征在于,所述介質層的材料為SiO2、低k介質材料或超低k介質材料。
13.根據權利要求1所述互連結構的形成方法,其特征在于,所述保護層的材料為TEOS。
14.根據權利要求1所述的互連結構的形成方法,其特征在于,所述保護層的厚度為50埃至100埃。
15.根據權利要求1所述的互連結構的形成方法,其特征在于,采用CMP工藝去除高于介質層頂部的第二金屬層、第一金屬掩膜層以及保護層。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司,未經中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310342918.X/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:半導體器件的形成方法
- 下一篇:硅晶片及其制造方法
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





