[發(fā)明專利]一種高速的環(huán)形壓控振蕩器有效
| 申請?zhí)枺?/td> | 201310342362.4 | 申請日: | 2013-08-08 |
| 公開(公告)號: | CN103414466A | 公開(公告)日: | 2013-11-27 |
| 發(fā)明(設(shè)計)人: | 張長春;房軍梁;陳德媛;郭宇鋒;方玉明 | 申請(專利權(quán))人: | 南京郵電大學(xué) |
| 主分類號: | H03L7/099 | 分類號: | H03L7/099 |
| 代理公司: | 南京經(jīng)緯專利商標(biāo)代理有限公司 32200 | 代理人: | 葉連生 |
| 地址: | 210003 江蘇*** | 國省代碼: | 江蘇;32 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 高速 環(huán)形 壓控振蕩器 | ||
技術(shù)領(lǐng)域
本發(fā)明屬于半導(dǎo)體集成電路設(shè)計領(lǐng)域,主要涉及到一種高速的、高調(diào)諧線性度的環(huán)形壓控振蕩器。
背景技術(shù)
????壓控振蕩器(Voltage-Controlled-Oscillator,VCO)是頻率隨電壓變化的信號源,廣泛應(yīng)用于鎖相環(huán)、時鐘恢復(fù)和頻率綜合電路中,是這些電路的關(guān)鍵部件。在集成電路中,壓控振蕩器可以分為環(huán)形振蕩器和電感電容振蕩器兩大類。電感電容振蕩器的噪聲性能較好,但需要額外的工藝集成電感,而且占用面積較大。環(huán)形振蕩器可以采用標(biāo)準(zhǔn)CMOS工藝實現(xiàn),相對面積較小,同時具有較寬的調(diào)諧范圍,適合片上系統(tǒng)采用。
環(huán)形振蕩器可分為單端結(jié)構(gòu)和差分結(jié)構(gòu)兩類。單端結(jié)構(gòu)的環(huán)形振蕩器結(jié)構(gòu)簡單,所占芯片面積小,可以實現(xiàn)全擺幅輸出,但是對共模噪聲及電源電壓的噪聲抑制能力差,相位噪聲差。差分結(jié)構(gòu)的環(huán)形振蕩器對共模噪聲的抑制能力優(yōu)于單端結(jié)構(gòu),而且電路結(jié)構(gòu)靈活,環(huán)形振蕩器普遍采用差分結(jié)構(gòu)實現(xiàn)。圖1為傳統(tǒng)的延遲單元結(jié)構(gòu)。
環(huán)形振蕩器的頻率主要由環(huán)路級數(shù)與延遲單元的延遲時間決定,為了提高環(huán)形振蕩器的振蕩頻率,目前提出的有針對改進(jìn)環(huán)路結(jié)構(gòu)的前饋技術(shù)、矢量疊加法等。由振蕩理論可知,將帶寬拓展技術(shù)應(yīng)用于延遲單元電路,拓展延遲單元的帶寬也會有效提高振蕩頻率。
發(fā)明內(nèi)容
發(fā)明目的:針對現(xiàn)有環(huán)形壓控振蕩器的問題和不足,本發(fā)明的目的是提供一種高速、高調(diào)諧線性度的環(huán)形壓控振蕩器。
技術(shù)方案:為了實現(xiàn)上述發(fā)明目的,本發(fā)明的高速的環(huán)形壓控振蕩器由四級延遲單元串聯(lián)組成,其中每一級延遲單元的負(fù)輸出端Vout-接下一級延遲單元的正輸入端Vin+,每一級延遲單元的正輸出端Vout+接下一級延遲單元的負(fù)輸入端Vin-;最后一級延遲單元的負(fù)輸出端Vout-接至第一級延遲單元的負(fù)輸入端Vin-,最后一級延遲單元的正輸出端Vout+?接至第一級延遲單元的正輸入端Vin+。
所述的延遲單元包括第一對NMOS管M1a,M1b、第一對PMOS管M2a,M2b、第二對NMOS管M3a,M3b、第二對PMOS管M4a,M4b、第三對PMOS管M5a,M5b,尾電流管M6,其中:
第一對NMOS管M1a,M1b為差分輸入對管,其柵極分別接正輸入端Vin+和負(fù)輸入端Vin-,漏極分別接負(fù)輸出端Vout-和正輸出端Vout+,源極接尾電流管M6的漏極;
第一對PMOS管M2a,M2b與第二對NMOS管M3a,M3b為有源電感結(jié)構(gòu),第一對PMOS管M2a,M2b的柵極接偏置電壓Vbias1,源極接電源vdd,漏極分別接第二對NMOS管M3a,M3b的柵極;
第二對NMOS管M3a,M3b的源極分別接負(fù)輸出端Vout-和正輸出端Vout+,漏極接電源vdd;
第二對PMOS管M4a,M4b的柵極接地gnd,源極接電源vdd,漏極分別接負(fù)輸出端Vout-和正輸出端Vout+;
第三對PMOS管M5a,M5b作壓控電阻用,其柵極接控制電壓Vc,源極接電源vdd,漏極接負(fù)輸出端Vout-和正輸出端Vout+;
尾電流管M6柵極接偏置電壓Vbias2,漏極接第一對NMOS管的源極,尾電流管M6源極接地。
有益效果:本發(fā)明在延遲單元結(jié)構(gòu)中引入有源電感結(jié)構(gòu),拓展了延遲單元的帶寬,環(huán)形振蕩器的頻率有效提高。采用由柵極電壓控制工作在線性區(qū)的MOS管的阻值的方式調(diào)節(jié)頻率,與控制尾電流的調(diào)節(jié)方式相比,輸出擺幅在整個調(diào)諧范圍內(nèi)穩(wěn)定。
附圖說明
圖1是傳統(tǒng)的延遲單元結(jié)構(gòu);
圖2是本發(fā)明差分結(jié)構(gòu)延遲單元電路圖;
圖3是本發(fā)明環(huán)形振蕩器電路圖;
圖4是本發(fā)明環(huán)形壓控振蕩器的壓控曲線示意圖;
圖5是本發(fā)明環(huán)形壓控振蕩器在Vc=600mV時的相位噪聲曲線。
具體實施方式
為了進(jìn)一步說明本發(fā)明的優(yōu)勢,以下將結(jié)合附圖詳細(xì)說明本發(fā)明的具體實施方式和電路結(jié)構(gòu)。
本發(fā)明的高速的環(huán)形壓控振蕩器由四級延遲單元串聯(lián)組成,其中每一級延遲單元的負(fù)輸出端Vout-接下一級延遲單元的正輸入端Vin+,每一級延遲單元的正輸出端Vout+接下一級延遲單元的負(fù)輸入端Vin-;最后一級延遲單元的負(fù)輸出端Vout-接至第一級延遲單元的負(fù)輸入端Vin-,最后一級延遲單元的正輸出端Vout+?接至第一級延遲單元的正輸入端Vin+。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于南京郵電大學(xué),未經(jīng)南京郵電大學(xué)許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310342362.4/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類





