[發明專利]一種半導體器件及其制作的方法在審
| 申請號: | 201310340761.7 | 申請日: | 2013-08-06 |
| 公開(公告)號: | CN104347510A | 公開(公告)日: | 2015-02-11 |
| 發明(設計)人: | 劉金華 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/8238 | 分類號: | H01L21/8238;H01L21/28;H01L21/283 |
| 代理公司: | 北京市磐華律師事務所 11336 | 代理人: | 董巍;高偉 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 半導體器件 及其 制作 方法 | ||
技術領域
本發明涉及半導體制造工藝,尤其涉及一種半導體器件及其制作的方法。
背景技術
在半導體器件微型化、高密度化、高速化、高可靠性化、系統集成化等需求的推動下,半導體器件的最小特征尺寸已經從最初的1毫米發展到目前的90納米或65納米,并且在未來還將進入45納米及其以下結點的時代。這樣,如果不改變半導體器件的組成成分和結構,僅單純的按比例縮小會因半導體器件漏電過大而變得不可行,所以半導體器件在按比例縮小的同時會改變一些構件的成分或結構來減小漏電且提高電性能,比如,當半導體的最小特征尺寸進入65納米的結點時,在進行互補金屬氧化物半導體(CMOS)管柵極的制作步驟時,為了提高CMOS的器件性能,會在沉積多晶硅或非晶硅薄膜后,通過離子注入工藝對該薄膜進行預摻雜(pre-doping),之后再刻蝕形成CMOS管的柵極。在實際應用中,為了使NMOS或PMOS等器件的性能更好,需要較高的摻雜劑量,即需要向多晶硅薄膜中摻雜較多的磷或硼等各種離子。
如圖1A所示為互補型金屬氧化物半導體器件的俯視布局示意圖,互補型金屬氧化物半導體器件100,其包括多晶硅柵極101,位于柵極兩側的源區102和漏區103。為了準確的像需要注入離子的區域注入離子,通常還需要利用光刻膠在多晶硅薄膜上進行圖案定義。如圖1B所示,圖1B為沿圖1A中切線(箭頭)做截面圖對應的半導體器件的截面示意圖,提供具有淺溝槽隔離的半導體襯底100,將半導體襯底100劃分為兩個區域NMOS區域和PMOS區域,在半導體襯底上形成多晶硅層101,接著,在多晶硅層101上覆蓋一層光刻膠層102,再進行曝光、顯影等一系列光刻工藝過程,將事先設計的掩膜版上的圖形轉移到光刻膠層102上,然后,對覆蓋有光刻膠層102的多晶硅層101進行離子注入,再采用去除光刻膠層。
在上述對多晶硅層進行預摻雜的步驟中,在互補金屬氧化物半導體器件的NMOS區域和PMOS區域之間在橫向方向(圖1的橫向方向)很容易發生摻雜擴散的現象,尤其在后續的熱處理過程中多晶硅薄膜在橫向方向和垂直方向的擴散速度更快。目前對NMOS區域中的多晶硅薄膜進行N型預摻雜已廣泛應用在邏輯互補金屬氧化物半導體器件的制作工藝過程中。但是,摻雜擴散現象影響半導體器件的性能,如圖2所示,為對互補金屬氧化物半導體器件中的NMOS區域的多晶硅層進行N型離子預摻雜以及PMOS區域的多晶硅層未進行P型離子預摻雜時,NMOS區域中的預摻雜多晶硅層的N型離子擴散到PMOS區域中,在PMOS區域中形成一個PN結,這將導致PMOS器件的閾值電壓偏移。如果對互補金屬氧化物半導體器件中的NMOS區域的多晶硅層進行N型離子預摻雜以及對PMOS區域的多晶硅層進行P型離子預摻雜時,在N型多晶硅薄膜和P型多晶硅薄膜之間的橫向擴散(圖1的橫向方向)將降低對互補金屬氧化物半導體器件預摻雜的實際摻雜效率。
因此,需要一種新的制作半導體器件的方法,以解決互補金屬氧化物半導體器件中的多晶硅層進行預摻雜時產生的橫向擴散問題。
發明內容
在發明內容部分中引入了一系列簡化形式的概念,這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征,更不意味著試圖確定所要求保護的技術方案的保護范圍。
為了解決現有技術中存在的問題,本發明提出了一種制作半導體器件的方法,包括下列步驟,提供半導體襯底;在所述半導體襯底上形成多晶硅層;在所述多晶硅層上形成具有第一開口的第一硬掩膜層;在所述第一開口中形成第二硬掩膜層;圖案化所述第一硬掩膜層和所述第二硬掩膜層,以形成與所述第一開口方向垂直的柵極掩膜圖案;去除所述第二硬掩膜層;根據圖案化的所述第一硬掩膜層刻蝕所述多晶硅層,以形成第一多晶硅柵極層和第二多晶硅柵極層;在所述第一多晶硅柵極層和所述第二多晶硅柵極層之間形成第一阻擋層。
優選地,還包括在形成所述第一阻擋層之后去除所述第一硬掩膜層,以露出所述第一多晶硅柵極層和所述第二多晶硅柵極層的步驟。
優選地,還包括在去除所述第一硬掩膜層之后執行再氧化工藝,以在所述第一多晶硅柵極層和所述第二多晶硅柵極層的表面形成第二阻擋層的步驟。
優選地,還包括在執行再氧化工藝之后分別對所述第一多晶硅柵極層和所述第二多晶硅柵極層執行預摻雜的步驟。
優選地,還包括在執行預摻雜之后在所述第一阻擋層和所述第二阻擋層上形成硅化物層的步驟。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司,未經中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310340761.7/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





