[發明專利]半導體器件

有效

• 申請號: 201310334794.0
• 申請日: 2013-08-02
• 公開（公告）號: CN104078467B
• 公開（公告）日: 2019-07-23
• 發明（設計）人: 李起洪;皮昇浩;賓眞戶
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L27/11517
• 分類號: H01L27/11517;H01L27/11556;H01L27/11563;H01L27/11565;H01L27/11582;H01L21/764;H01L21/768;H01L23/522;H01L23/528;H01L23/532;H01L21/336;H01L29/788
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 俞波;石卓瓊

一種半導體器件可以包括：柱體；以及多個導電層，所述多個導電層被層疊同時包圍所述柱體，且包括多個第一區和多個第二區，所述第一區包括非導電材料層，所述第二區包括導電材料層，其中所述第一區和所述第二區交替布置。

相關申請的交叉引用

本申請要求2013年3月26日向韓國知識產權局提交的韓國專利申請No.10-2013-0032372的優先權，其全部內容通過引用合并于此。

技術領域

各種實施例一般地涉及一種電子器件，且更具體而言，涉及一種三維半導體器件及其制造方法。

背景技術

非易失性存儲器件即使在中斷電源或阻斷電源時也可以保持數據。近來，隨著被配置成將存儲器單元以單層制造在硅襯底上的二維存儲器件的集成度提高達到極限，提出了具有存儲器單元垂直層疊在硅襯底之上的三維結構的非易失性存儲器件。

三維非易失性存儲器件包括：交替層疊的層間絕緣層和字線，以及穿通所述層間絕緣層和字線的溝道層。存儲器單元沿著所述溝道層而層疊。另外，當制造三維非易失性存儲器件時，交替層疊多個氧化物層和多個氮化物層并且所述多個氮化物層被多個導電層代替，以形成層疊字線。

然而，在利用多個導電層代替多個氮化物層的工藝中存在困難。具體來說，在利用導電層代替氮化物層的工藝中，氮化物層周圍的層可能受到損傷。結果，存儲器件的特性可能會惡化。

發明內容

各種實施例涉及半導體器件。

根據本發明一個實施例，一種半導體器件可以包括：柱體；以及多個導電層，所述多個導電層被層疊同時包圍所述柱體，且具有多個第一區和多個第二區，所述第一區包括非導電材料層，所述第二區包括導電材料層，其中所述第一區和所述第二區交替布置。

根據一個實施例，一種半導體器件可以包括：柱體；所述柱體之間的第一縫隙；以及多個導電圖案，所述多個導電圖案被層疊同時包圍所述柱體，所述導電圖案通過所述第一縫隙而被圖案化，其中所述導電圖案具有包括非導電材料層的中心區和包括導電材料的側部區。

根據一個實施例，一種半導體器件可以包括：柱體；以及多個導電層，所述多個導電層被層疊同時包圍所述柱體，且具有多個第一區和多個第二區，所述第一區包括氣隙，所述第二區包括導電材料層，其中所述第一區和所述第二區交替布置。

根據一個實施例，一種半導體器件可以包括：柱體；以及多個導電層，所述多個導電層被層疊同時包圍所述柱體，且具有多個第一區和多個第二區，所述第一區包括阻擋層，所述第二區包括金屬層，其中所述第一區和所述第二區交替布置。

根據一個實施例，一種半導體器件可以包括：柱體；以及多個導電層，所述多個導電層包括多個第一區和多個第二區，所述第一區具有第一導電材料層，所述第二區具有第二和第三導電材料層，其中所述第一區和所述第二區交替布置，且其中所述第一導電材料層完全填充所述第一區且包括阻擋層。

根據本發明一個實施例，一種半導體器件可以包括：管；以及多個導電層，所述多個導電層具有多個第一區和多個第二區，所述第一區包括非導電材料層，所述第二區包括導電材料層，其中所述第一區和所述第二區交替布置。

附圖說明

圖1A和圖1B是示出根據一個實施例的導電層的布局圖；

圖1C至圖1G是示出根據一個實施例的導電圖案的立體圖；

圖2A和圖2B示出根據一個實施例的半導體器件的結構；

圖3A至3G是示出根據一個實施例的制造半導體器件的方法的工藝流程圖；

圖4A至4C是示出根據一個實施例的制造半導體器件的方法的工藝流程圖；

圖5A至5C示出根據一個實施例的制造半導體器件的方法；