[發明專利]半導體器件

有效

• 申請號: 201310334794.0
• 申請日: 2013-08-02
• 公開（公告）號: CN104078467B
• 公開（公告）日: 2019-07-23
• 發明（設計）人: 李起洪;皮昇浩;賓眞戶
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L27/11517
• 分類號: H01L27/11517;H01L27/11556;H01L27/11563;H01L27/11565;H01L27/11582;H01L21/764;H01L21/768;H01L23/522;H01L23/528;H01L23/532;H01L21/336;H01L29/788
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 俞波;石卓瓊

1.一種半導體器件，包括：

柱體，每個柱體包括溝道層和包圍所述溝道層的存儲層，其中，所述存儲層包括電荷阻擋層、數據儲存層和隧道絕緣層；以及

多個導電層，所述多個導電層被層疊同時包圍所述柱體，每個導電層包括多個第一區和多個第二區，所述第一區具有非導電材料層，所述第二區具有導電材料層，

其中，所述非導電材料層和所述導電材料層沿著與所述柱體交叉的方向交替布置在每個所述導電層中，以及

其中，每個所述非導電材料層填充所述柱體之間的空間。

2.根據權利要求1所述的半導體器件，其中，所述非導電材料層中的每個包括氧化物層、氮化物層、氧化硅層、氮化硅層、多晶硅層、鍺層和硅鍺層中的至少一種。

3.根據權利要求1所述的半導體器件，其中，所述第二區與所述柱體中的一些柱體重疊，并且完全地包圍重疊的柱體的外表面。

4.根據權利要求1所述的半導體器件，其中，所述第二區與所述柱體中的一些柱體重疊，并且部分地包圍重疊的柱體的外表面。

5.根據權利要求1所述的半導體器件，還包括多個第一縫隙，所述多個第一縫隙穿通所述導電層的第二區。

6.根據權利要求5所述的半導體器件，還包括將至少兩個柱體耦接的管道溝道層，其中所述第一縫隙位于通過所述管道溝道層而耦接的所述至少兩個柱體之間。

7.根據權利要求5所述的半導體器件，還包括與所述柱體耦接的源極層，其中所述第一縫隙位于所述源極層之間。

8.一種半導體器件，包括：

柱體；以及

多個導電層，所述多個導電層被層疊同時包圍所述柱體，每個導電層包括多個第一區和多個第二區，所述第一區具有非導電材料層，所述第二區具有導電材料層，

其中，所述第一區和所述第二區交替布置，以及

其中，每個所述導電層的第一區包括第一導電層和在所述第一導電層中的所述非導電材料層，并且每個所述導電層的第二區包括第二導電層和在所述第二導電層中的第三導電層而作為所述導電材料層。

9.根據權利要求8所述的半導體器件，還包括在所述非導電材料層中的氣隙。

10.根據權利要求9所述的半導體器件，其中，所述第二導電層延伸到所述氣隙的內部。

11.根據權利要求8所述的半導體器件，其中，所述第一導電層和所述第二導電層是阻擋層，并且所述第三導電層包括金屬層。

12.根據權利要求11所述的半導體器件，其中，所述阻擋層包括鈦層、氮化鈦層、鉭層和氮化鉭層中的至少一種，并且所述金屬層包括鎢層和氮化鎢層中的至少一種。

13.根據權利要求1所述的半導體器件，還包括多個第二縫隙，所述多個第二縫隙位于相鄰的存儲塊之間并且穿通所述導電層的第一區。

14.一種半導體器件，包括：

柱體；以及

多個導電層，所述多個導電層被層疊同時包圍所述柱體，每個導電層包括多個第一區和多個第二區，所述第一區具有非導電材料層，所述第二區具有導電材料層，

其中，所述第一區和所述第二區交替布置，以及

其中，每個所述導電層的所述第一區包括第一導電層和在所述第一導電層中的所述非導電材料層，所述第二區包括第一導電層和在所述第一導電層中的第三導電層以作為所述導電材料層。

15.根據權利要求14所述的半導體器件，還包括在所述非導電材料層中的氣隙。

16.根據權利要求14所述的半導體器件，其中，所述第一導電層是阻擋層，所述第三導電層包括金屬層。