[發明專利]高頻電路模塊

在審

• 申請號: 201310334709.0
• 申請日: 2013-08-02
• 公開（公告）號: CN103813635A
• 公開（公告）日: 2014-05-21
• 發明（設計）人: 佐治哲夫;中村浩
• 申請（專利權）人: 太陽誘電株式會社
• 主分類號: H05K1/18
• 分類號: H05K1/18;H05K1/02;H04B1/40
• 代理公司: 北京尚誠知識產權代理有限公司 11322
• 代理人: 龍淳;季向岡

技術領域

本發明涉及在多層電路基板安裝有高頻電路的高頻電路模塊，特別涉及切換天線和高頻電路的連接的高頻開關的安裝結構。

背景技術

目前，在便攜電話中使用的包含高頻開關的電路模塊中，使用利用PIN二極管的開關電路。但是，近年來，隨著多波段化和通信頻帶的高頻化，使用了利用FET開關的高頻開關。作為安裝有這樣的高頻開關的電路模塊，例如，已知有專利文獻1～3中記載的電路模塊。專利文獻1中，記載了在多層電路基板表面安裝有高頻開關IC的高頻開關模塊。另外，在專利文獻2中，記載了在多層基板上表面安裝有GaAs開關元件的高頻模塊。另外，在專利文獻3中記載了利用引線接合法在疊層體表面安裝有高頻開關元件的高頻開關模塊。

現有技術文獻

專利文獻

專利文獻1：日本特開2012-39020號公報

專利文獻2：日本特開2004-312543號公報

專利文獻3：日本專利2004-357037號公報

發明內容

發明所要解決的課題

可是，這種高頻電路模塊中，近年來，進一步小型化、薄型化的要求提高。但是，現有的高頻電路模塊的結構中存在信號線間的干擾、信號線和接地圖案間的寄生電容引起的特性劣化的問題，在小型化、薄型化上存在限制。因此，正在研討將高頻開關埋設在電路基板內的方案。但是，在上述的專利文件1～3中記載的結構中，僅僅通過簡單地將高頻開關埋設在電路基板內，也難以實現充分的小型化、薄型化。

例如，在上述專利文獻1中記載的電路模塊中，利用配置在高頻開關IC下的接地層PG可以避免與下層的信號線的干擾，但是，假定部件內置時，如果在高頻開關IC機能面的最近層配置接地層，則存在由于兩者間的寄生電容的影響引起特性劣化的問題。另外，在上述專利文獻1中記載的電路模塊中，在高頻開關IC之下配置接地線PG，但是，如果高頻開關IC和接地線的距離變近，則存在由兩者間的寄生電容的影響引起特性劣化的問題。特別是，可以認為部件內置的情況下，由于內層的絕緣體變薄，影響變大。另外，在上述專利文獻2中記載的高頻模塊中，在GaA開關元件搭載用焊盤的鉛直下方配置有接地電極12，但是，如果基板薄型化則焊盤和接地電極間的寄生電容成為問題。另外，在上述專利文獻3中記載的電路模塊中，記載了通過與接合焊盤的下層的接地線分開距離來降低寄生電容，但是由于必須進行引線接合法，存在若要內置高頻開關元件則難以薄型化的問題。

如上所述，在現有的專利文獻1～3中記載的電路模塊中，原本是均以在電路基板上表面安裝高頻開關為前提的結構，簡單地僅將高頻開關埋設在電路基板內并不能解決特性劣化的問題（特別是高頻開關及其周邊發生的寄生電容的問題），并且，存在小型化、薄型化困難的問題。換言之，為了小型化、薄型化而將高頻開關埋設于電路基板內時，必須要根據其結構的單獨的設計思路。

本發明是鑒于上述現狀而完成的，其目的在于提供一種高頻特性良好且能夠實現小型化的高頻電路模塊。

用于解決課題的方法

為了實現上述目的，本發明申請的高頻電路模塊的特征在于，具備：由絕緣體層和導體層交替疊層而成的多層電路基板；和在主面形成有高頻信號的輸入輸出端子的高頻開關，該高頻開關埋設于多層電路基板內，上述多層電路基板中，在與上述高頻開關的主面隔著絕緣體層相對的第一導體層形成有經由通孔導體與輸入輸出端子連接的電路圖案，在與上述第一導體層隔著絕緣體層相對的一個以上的第二導體層形成有在將上述高頻開關的輸入輸出端子的配置區域在多層電路基板的厚度方向上投影得到的區域中不存在導體的圖案空缺部。

根據本發明，在多層電路基板埋設有高頻開關，因此，能夠實現高頻電路模塊的小型化。另外，在相對于第一導體層隔著絕緣體層相對的一個以上的第二導體層，至少在與上述主面相對的區域并且是在高頻開關的輸入輸出端子的附近不形成導體，因此，能夠將高頻開關的輸入輸出端子和第二導體層之間的寄生電容抑制為極低。即，根據本發明，能夠防止由寄生電容引起的特性劣化并且能夠實現小型化。

作為本發明的優選方式的一例，特征在于，在相對于上述高頻開關配置于比上述第二導體層更靠外側的第三導體層，至少在將上述高頻開關的輸入輸出端子在多層電路基板的厚度方向上投影得到的區域中形成有接地導體。根據本發明，利用在第三導體層形成的接地導體，能夠防止來自高頻電路模塊上的其它電子部件或來自外部的噪聲侵入高頻開關。