[發明專利]一種碳化硅肖特基勢壘二極管及其制作方法

無效

• 申請號: 201310330738.X
• 申請日: 2013-08-01
• 公開（公告）號: CN103400853A
• 公開（公告）日: 2013-11-20
• 發明（設計）人: 鄧小川;李軒;王向東;文譯;饒成元;張波
• 申請（專利權）人: 電子科技大學
• 主分類號: H01L29/10
• 分類號: H01L29/10;H01L29/872;H01L21/329
• 代理公司: 成都宏順專利代理事務所(普通合伙) 51227
• 代理人: 李順德;王睿

技術領域

本發明涉及半導體技術，具體的說是涉及一種碳化硅肖特基勢壘二極管及其制作方法。

背景技術

碳化硅（SiC）作為近年來備受關注的一種寬禁帶半導體材料，由于具有寬禁帶、高臨界擊穿電場、高熱導率、高電子飽和漂移速度等優良的物理特性，相對于Si器件有無法比擬的優勢，因而在高溫、大功率、高頻、強輻照領域有著廣闊的應用前景。

相對于碳化硅PN結二極管，碳化硅肖特基勢壘二極管(SiC?SBD)具有正向開啟電壓低和開關速度快的優點，這使其非常適合應用于開關電源及高頻場合。但是SiC?SBD也存在反向漏電流大，抗浪涌能力差的問題。針對SBD和PN結二極管各自的優勢和特點，國際上的學者提出了一種稱為結勢壘控制肖特基二極管（junction?barrier?controlled?Schottky，JBS）結構。為了形成碳化硅JBS器件中的P+島，通常需要高溫和高能量的離子注入工藝。然而對于碳化硅材料，高能量離子注入會導致器件表面損傷，同時碳化硅材料又存在著注入雜質的不完全激活問題，從而使得制作工藝難以控制，芯片成品率下降，這對工藝的可控性和精確性都提出了極高的要求。因此，為了避免離子注入工藝對器件性能的影響，本發明提出了一種通過刻蝕外延P+層的槽型碳化硅SBD結構。

發明內容

本發明所要解決的技術問題，就是提出一種具有抗浪涌能力的槽型碳化硅肖特基勢壘二極管結構及其制作方法。

本發明解決上述技術問題所采用的技術方案是：一種碳化硅肖特基勢壘二極管，包括依次層疊設置的陰極電極1、N+襯底2、N-漂移區3、P+層4和陽極電極5，其特征在于，所述P+層4上設置有多個固定間距的凹槽6，所述陽極電極5填充在凹槽6內。

本發明提出的結構，在低壓時肖特基勢壘開啟，從而具有低的導通壓降；在高壓時PN結導通，產生電導調制效應，從而具有大的抗浪涌能力。

具體的，所述凹槽6的斷面形狀為V字型、矩形和U形中的一種。

具體的，所述凹槽6的深度大于P+層4的厚度，貫穿P+層4并可延伸到N-漂移區3中的任意深度。

具體的，所述陽極電極5采用的材料為鈦、鎳和鋁中的一種或多種組合而成的合金。

具體的，所述N+襯底2和P+層4采用的材料為碳化硅、氮化鎵、金剛石、石墨烯、砷化鎵、硅和鍺中的一種。

一種碳化硅肖特基勢壘二極管的制作方法，其特征在于，包括以下步驟：

a.在碳化硅N+襯底2上外延一定厚度的N-漂移區3；

b.在N-漂移區3上外延一定厚度的碳化硅P+層4；

c.刻蝕碳化硅P+層4至N-漂移區3中，形成多個有固定間距的凹槽6，凹槽6的深度大于P+層4的厚度；

d.在碳化硅上表面和下表面淀積金屬，形成陽極電極5和陰極電極1。

本發明的方法，采用了外延生長碳化硅P+層和反應離子刻蝕等工藝，相較于碳化硅材料的離子注入工藝更易于控制，因此提高了器件性能，降低了器件制作的工藝難度。

具體的，所述陽極電極5采用的材料為鈦、鎳和鋁中的一種或多種組合而成的合金。

本發明的有益效果為，降低了生成碳化硅肖特基勢壘二極管工藝的難度，提高了器件的性能和成品率，同時由于具有P+層，高壓時能產生電導調制效應，從而具有大的抗浪涌能力。

附圖說明

圖1是本發明的碳化硅肖特基勢壘二極管結構示意圖；

圖2是本發明的碳化硅肖特基勢壘二極管制作方法中在N+襯底2上外延一層N-漂移區3的示意圖；

圖3是本發明的碳化硅肖特基勢壘二極管制作方法中在N-漂移區3上外延形成P+層4的示意圖；

圖4是本發明的碳化硅肖特基勢壘二極管制作方法中在P+外延層4進行刻蝕，形成槽型結構6的示意圖；

圖5是本發明的碳化硅肖特基勢壘二極管制作方法中在上表面和下表面金屬化形成陰極電極1和陽極電極5的示意圖；

圖6是碳化硅SBD二極管結構示意圖；

圖7是在N+襯底2上外延一層N-漂移區3的工藝示意圖；

圖8是在N-漂移區3和N+襯底2上金屬化形成陽極電極5和陰極電極1的工藝示意圖；

圖9是碳化硅JBS二極管結構的示意圖；

圖10是在N+襯底2上外延一層N-漂移區3的工藝示意圖；

圖11是利用離子注入工藝在N-漂移區3中形成P+區域4的示意圖；

圖12是在N-漂移區3和N+襯底2上金屬化形成陽極5和陰極1的示意圖；