[發明專利]帶非易失性存儲器的處理器芯片仿真器

在審

• 申請號: 201310330041.2
• 申請日: 2013-07-31
• 公開（公告）號: CN104346484A
• 公開（公告）日: 2015-02-11
• 發明（設計）人: 許國泰
• 申請（專利權）人: 上海華虹集成電路有限責任公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 戴廣志

技術領域

本發明涉及一種處理器芯片仿真器，特別是涉及一種帶非易失性存儲器的處理器芯片仿真器。

背景技術

處理器芯片內有用戶開發的用戶程序，在用戶程序的編寫和調試中，所使用的工具一般是處理器芯片仿真器。仿真器內使用包含產品處理器芯片各項功能的仿真芯片，用于模擬產品處理器芯片的工作行為，仿真芯片與仿真器其他部件（存放用戶程序的程序存儲器、存放數據的數據存儲器，以及用戶電腦上的集成開發環境連接等）配合實現用戶程序的仿真運行和各項調試功能。

由于芯片廠商的同一系列芯片產品的數據存儲器特性和大小可能有所不同，同時考慮使用仿真器調試用戶程序時主要關注功能調試，不關注存儲器的性能，現有的針對同一系列芯片的仿真器通常是同一種仿真器系統，采用SRAM（Static?Random?Access?Memory，靜態隨機存取存儲器）來等效替代產品芯片中用作程序存儲器和數據存儲器的各種特性的非易失性存儲器[包括EEPROM（Electrically?Erasable?Programmable?Read-Only?Memory，電可擦可編程只讀存儲器）、FLASH（閃速存儲器）等非易失性存儲器]，在讀取、執行用戶程序，以及寫入、讀取數據時，功能上是等效的，存放用戶程序的程序存儲器與存放數據的數據存儲器在現有處理器芯片仿真器中通常是使用同一塊大容量SRAM來實現的，程序存儲器與數據存儲器在這塊SRAM中所占用地址區域不同，這樣做而不是使用兩片獨立的SRAM分別等效替代程序存儲器和數據存儲器是為了減少仿真芯片引出的信號線（如果使用兩片SRAM分別替代程序存儲器和數據存儲器需要從仿真芯片引出兩組數據/地址總線，使用1片SRAM的話只需要使用一組數據/地址總線），充分利用SRAM的大容量（SRAM通常都具有幾M到幾十M的空間）。同時，由于SRAM的讀寫壽命一般都遠大于非易失性存儲器，鑒于仿真器經常要下載和讀取用戶程序、讀寫數據的特點，在仿真器中使用SRAM等效替代產品芯片的非易失性存儲器作為程序存儲器和數據存儲器可以延長仿真器的使用壽命。另外，SRAM讀寫速度一般要高于非易失性存儲器，也有助于提高調試效率（程序下載速度、執行速度、數據讀寫速度等）。因此，現有仿真器中都是以SRAM等效替代產品芯片的非易失性存儲器作為程序存儲器和數據存儲器的，這種做法是合理的。

從程序存儲器讀取程序代碼，處理器核執行程序代碼，然后處理器核讀寫數據存儲器，這一過程中不會有同時操作程序存儲器和數據存儲器的情況，因此現有處理器芯片仿真器中通常都是使用同一塊大容量SRAM來替代程序存儲器和數據存儲器，SRAM以一組數據/地址總線與仿真芯片連接，程序存儲器與數據存儲器在這塊SRAM中所占用地址區域不同，不會出現從程序存儲器讀取程序時誤操作數據存儲器或者讀寫數據存儲器時誤操作程序存儲器的情況。

但是，非易失性存儲器除了可以被讀寫外，還具有可以被頁擦除或者片擦除的功能，真實非易失性存儲器的頁擦/片擦都是由存儲器自行完成的，不需要處理器核參與擦除過程，且在非易失性存儲器擦除過程中處理器核可以繼續從程序存儲器讀寫后面的程序語句并執行。而在現有仿真器中，由于是采用一片SRAM來等效替代程序存儲器和數據存儲器的，SRAM與仿真芯片間只有一組數據/地址總線連接，SRAM因不具備擦除功能，如果要實現頁擦或片擦功能上的等效，就需要仿真芯片中的仿真邏輯模塊通過對SRAM中數據存儲器目標頁或全片對應的地址區域執行寫入FFH操作，這一寫數據過程占用了SRAM與仿真芯片間唯一的一組數據/地址總線，而仿真芯片中的處理器核在頁擦/片擦開始后，會繼續從程序存儲器讀取程序語句并執行，讀取程序語句也需要使用SRAM與仿真芯片間的那組數據/地址總線，這就與尚在進行的寫入FFH過程（等效頁擦/片擦）發生了沖突。因此現有情況是，當產品處理器芯片中數據存儲器是非易失性存儲器時，該處理器芯片對應的仿真器中，如果使用1片SRAM替代程序存儲器和數據存儲器，則數據存儲器只支持數據的讀取和寫入，不支持片擦/頁擦操作功能，在仿真器上調試用戶程序時，用戶需要避開對數據存儲器的片擦/頁擦操作。

發明內容

本發明要解決的技術問題是提供一種帶非易失性存儲器的處理器芯片仿真器，能夠較為真實地模擬非易失性存儲器特性的數據存儲器片擦或頁擦功能，方便用戶程序的開發、調試和功能仿真，有助于提高代碼開發效率。

為解決上述技術問題，本發明的帶非易失性存儲器的處理器芯片仿真器，包括：