[發明專利]一種FPGA布局布線后仿真中異常信號溯源方法

有效

• 申請號: 201310329500.5
• 申請日: 2013-07-31
• 公開（公告）號: CN103440363A
• 公開（公告）日: 2013-12-11
• 發明（設計）人: 吳仁科;蔡銘
• 申請（專利權）人: 浙江大學
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 杭州求是專利事務所有限公司 33200
• 代理人: 林懷禹

1.一種FPGA布局布線后仿真中異常信號溯源方法，其特征在于，該方法的步驟如下：

(1)?通過對布局布線后網表文件進行詞法分析和語法分析，得出網表文件相應的邏輯器件與邏輯器件之間的信號以及所述信號與邏輯器件的輸入輸出關系；

(2)?使用有向圖存儲相應的邏輯器件與邏輯器件之間信號的連接關系；

(3)?由用戶給出一個異常信號；

(4)?逆向搜索有向圖，得出能影響到異常信號值的極大連通子圖，抽取所述有向圖中極大連通子圖對應的路徑的全部信號加入仿真軟件，進行仿真，得到相應的信號仿真VCD文件；

(5)?從以異常信號作為輸出邊的節點開始，根據VCD文件，依次判斷連接至此節點的信號是否是異常信號的來源，從任意一個異常信號的來源繼續回溯，找到無異常信號來源的信號即異常信號的源并顯示回溯的路徑。

2.根據權利要求1所述的一種FPGA布局布線后仿真中異常信號溯源方法，其特征在于：所述的布局布線后網表文件構造邏輯器件與邏輯器件之間信號連接關系時需提取并分析芯片庫文件中的模塊邏輯結構。

3.根據權利要求1所述的一種FPGA布局布線后仿真中異常信號溯源方法，其特征在于：在使用有向圖存儲邏輯器件與邏輯器件之間信號的連接關系時將邏輯器件抽象為有向圖的節點，使用邏輯器件的名稱作為節點標識符，邏輯器件之間信號抽象為有向圖的有向邊，以邏輯器件之間信號名稱作為標識符。

4.根據權利要求1所述的一種FPGA布局布線后仿真中異常信號溯源方法，其特征在于：用戶給出異常信號需同時給出異常信號名稱及出現異常時的仿真時刻。

5.根據權利要求1所述的一種FPGA布局布線后仿真中異常信號溯源方法，其特征在于：所述的仿真軟件為VCS或者modelsim。

6.根據權利要求1所述的一種FPGA布局布線后仿真中異常信號溯源方法，其特征在于：在回溯之前需對有向圖進行處理，將有向圖中存在的環縮減為一個節點。