[發明專利]一種提高器件縱向耐壓能力的半導體裝置封裝結構

在審

• 申請號: 201310326155.X
• 申請日: 2013-07-31
• 公開（公告）號: CN104347582A
• 公開（公告）日: 2015-02-11
• 發明（設計）人: 謝剛;何志;陳琛;盛況;崔京京
• 申請（專利權）人: 浙江大學蘇州工業技術研究院
• 主分類號: H01L23/522
• 分類號: H01L23/522
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及到一種提高器件耐壓能力的半導體裝置封裝結構，本發明的半導體裝置封裝結構主要應用于分立高壓器件。

背景技術

III-V族氮化物型器件的氮化鎵(GaN)半導體器件是近年來迅速發展起來的新型半導體材料器件。基于GaN半導體材料的器件能夠載送大的電流并支持高壓，同時此類器件還能夠提供非常低的比導通電阻和非常短的切換時間。

GaN及其相關合金之間能夠形成高質量的異質結結構，因此，在AlGaN/GaN異質結結構中雜質散射減小，從而能夠得到高電子遷移率的二維電子氣，在AlGaN/GaN異質結結構中存在自發極化和壓電極化效應，這使得它的二維電子氣濃度比傳統異質結結構高一個數量級左右。因而由AlGaN/GaN異質結結構構成的器件GaN?HEMTs能夠提供較低的比導通電阻，減小功率器件的損耗。同時GaN?HEMTs為寬能帶隙半導體材料器件，具有高耐壓的特性。

對于GaN?HEMTs的襯底，考慮到產業化發展的需要，襯底材料的制備要求簡潔，成本不宜很高。襯底尺寸一般不小于2英寸。目前GaN?HEMT通常選擇Si、SiC或藍寶石作為襯底。單晶Si，是應用很廣的半導體材料，作為襯底面積易做大，導熱性好，最重要的是價格低廉，適用于商業化生產。所以當前在致力研究在Si襯底上生長GaN器件。但是基于硅襯底的半導體器件，當器件漏端施加高壓時會存在縱向擊穿問題，從而使器件的耐壓能力受到縱向擊穿的限制。

由于AlGaN/GaN異質結利用自發極化和壓電極化效應形成高密度二維電子氣，使這種結構具有很低的導通電阻。然而，實現一定功率密度和滿足特定電壓轉換的功率器件，擊穿電壓是一個非常重要的參數，當前研究者在硅功率器件中已經設計了很多提高功率器件擊穿電壓的方法和技術。但是，AlGaN/GaN?HEMTs器件的特殊耐壓機理使得設計優化高擊穿電壓的硅技術不能直接移植。為了解決這一問題，本專利提出了一種通過封裝來提高器件的縱向耐壓能力來優化器件的耐壓。

發明內容

本發明提出一種提高器件縱向耐壓能力的半導體裝置封裝結構。

本發明提出了一種III-V半導體材料的高電子遷移率器件的封裝結構，其描述的特點包括：提高器件的耐壓能力。本發明提出的半導體裝置封裝結構，其中半導體裝置包含了2DEG的結構，實現了導通電阻和導通損耗的降低。

且該半導體封裝結構包含以下的一個或多個特征：1)絕緣的DBC基板。2)所述的半導體裝置安裝在所述的DBC基板上。3)所得到的基板通過引線連接到外部封裝基板。

一種提高器件耐壓能力的半導體裝置封裝結構，其中半導體裝置特征在于：該半導體裝置包括了第一III-V半導體材料層，第二III-V半導體材料層和三個端口，其中，第二III-V半導體材料層堆疊在第一III-V半導體材料層上，且2DEG溝道形成于第一III-V半導體材料層。第一端口為源極電極，同第一III-V半導體材料層進行歐姆接觸，第二端口為漏極電極，同第一III-V半導體材料層進行歐姆接觸。第三端口為柵極電極，同第二III-V半導體材料層進行肖特基接觸。

一個絕緣的DBC基板有三層結構，此DBC基板上下兩層為銅板或類似功能的材料，中間填充AlN半導體材料，或具備類似功能的材料。所述的DBC基板上端與所述的半導體裝置接觸，下端與外部封裝基板連接。DBC基板位于封裝引線框與半導體裝置之間。

附圖說明

圖1為一種提高器件耐壓能力的半導體裝置封裝結構的剖面示意圖(其中半導體材料器件內部結構未畫出)。

具體實施方式

圖1為本發明的一種提高器件耐壓能力的半導體裝置封裝結構的剖面示意圖，下面結合圖1詳細說明。

一種提高器件耐壓能力的半導體裝置封裝結構，包括，外部封裝基板100，為絕緣層。外部金屬電極101。102-104為導電的DBC基板，其中102和104為銅板或類似功能的材料，103為AlN半導體材料或其他類似功能的材料。102通過連線與101相連。105為半導體裝置，105為半導體裝置襯底，與104接觸。106-108為半導體裝置的三個端口。106為半導體裝置的漏極端口，通過連線與102相連。

通過上述實例闡述了本發明，同時也可以采用其它實例實現本發明，本發明不局限于上述具體實例，因此本發明由所附權利要求范圍限定。