[發明專利]倒裝芯片封裝無效
| 申請號: | 201310321262.3 | 申請日: | 2013-07-29 |
| 公開(公告)號: | CN103633049A | 公開(公告)日: | 2014-03-12 |
| 發明(設計)人: | 黃清流;謝東憲;周哲雅 | 申請(專利權)人: | 聯發科技股份有限公司 |
| 主分類號: | H01L23/488 | 分類號: | H01L23/488 |
| 代理公司: | 北京萬慧達知識產權代理有限公司 11111 | 代理人: | 楊穎;張金芝 |
| 地址: | 中國臺灣新竹科*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 倒裝 芯片 封裝 | ||
技術領域
本發明關于半導體倒裝芯片封裝(semiconductor?flip-chip?package),且特別地關于一種倒裝芯片封裝(flip-chip?package),其具有不同特征尺寸(feature?size)的數個凸塊底金屬(under?bump?metal,UBM)層,用以優化電流額定需求(current?rating?requirements)。
背景技術
隨著半導體芯片的整合度(integration)與速度(speed)的提升,半導體芯片上組件尺寸變得更為精細,而位于半導體芯片上的輸出/輸入墊(I/O?pads)的數量也隨之增加了。
目前已見有如球柵陣列封裝(ball?grid?array?package)及芯片級封裝(chip?scale?package)等多種半導體芯片的封裝方法。半導體芯片采用如打線接合(wire?bonding)、卷帶式自動接合(tape?automated?bonding,TAB)、及倒裝芯片接合(flip-chip?bonding)等多種電性連結方式而形成的封裝(package)。
倒裝芯片接合為用于高速、智能與高密度封裝的眾多封裝技術中的最有效類型封裝之一,其將設置于半導體芯片上的電極直接連結于封裝基板的連結端點。
發明內容
為了解決半導體芯片的組件尺寸越來越精細的技術問題,本發明提供了一種新型倒裝芯片封裝。
本發明提供了一種倒裝芯片封裝,包括:封裝結構,具有第一接墊以及第二接墊形成于其上,其中第一接墊具有特征尺寸不同于第二接墊的特征尺寸;半導體芯片,面向封裝結構,具有第一凸塊底金屬層以及第二凸塊底金屬層形成于其上,其中第一凸塊底金屬層的特征尺寸不同于第二凸塊底金屬層的特征尺寸;以及第一導電組件,設置于第一接墊與第一凸塊底金屬層之間;以及第二導電組件,設置于第二接墊與第二凸塊底金屬層之間,其中第一導電組件的特征尺寸不同于第二導電組件的特征尺寸。
依據另一實施例,本發明提供了一種倒裝芯片封裝,包括:封裝結構,具有第一接墊以及第二接墊形成于其上,其中第一接墊的特征尺寸不同于第二接墊的特征尺寸;以及半導體芯片,面向封裝結構,具有第一凸塊底金屬層以及第二凸塊底金屬層形成于其上,其中第一凸塊底金屬層的特征尺寸不同于第二凸塊底金屬層的特征尺寸。
根據本發明的倒裝芯片封裝,能夠承受高電流訊號。
附圖說明
圖1顯示了依據本發明的實施例的一種倒裝芯片封裝。
圖2為一示意圖,顯示了圖1內的區域500的放大情形。
圖3為一示意底視圖,顯示了圖1的倒裝芯片封裝內的半導體芯片。
圖4顯示了依據本發明的另一實施例的一種倒裝芯片封裝。
圖5為一示意圖,顯示了圖4內的區域500’的放大情形。
圖6為一示意底視圖,顯示了圖4內的倒裝芯片封裝內的半導體芯片。
具體實施方式
在說明書及權利要求書當中使用了某些詞匯來稱呼特定的組件。本領域的技術人員應可理解,硬件制造商可能會用不同的名詞來稱呼同一個組件。本說明書及權利要求書并不以名稱的差異來作為區分組件的方式,而是以組件在功能上的差異來作為區分的準則。在通篇說明書及權利要求書當中所提及的“包含”是開放式的用語,故應解釋成“包含但不限定于”。此外,“耦接”一詞在此是包含任何直接及間接的電氣連接手段。因此,若文中描述第一裝置耦接于第二裝置,則代表第一裝置可直接電氣連接于第二裝置,或通過其它裝置或連接手段間接地電氣連接到第二裝置。
圖1顯示了依據本發明一實施例的一種倒裝芯片封裝(flip-chip?package)10。在此,圖1所示的倒裝芯片封裝10是做為一個比較例之用,以描述本發明的發明人所發現的具有電流額定優化問題(current?rating?optimization?issues)的半導體封裝物,而非用以限定本發明的范疇。
如圖1所示,倒裝芯片封裝10包括一個封裝結構(package?structure)100、設置于封裝結構100上的部分的半導體芯片(semiconductor?chip)200、以及覆蓋封裝結構100與半導體芯片200的包覆層(encapsulant?layer)300。此外,于半導體芯片200與封裝結構100的多個部分之間則分隔地設置有數個導電組件400,以物理且電性地連接半導體芯片200與封裝結構100,進而形成半導體倒裝芯片封裝。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于聯發科技股份有限公司,未經聯發科技股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310321262.3/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:澆注模具
- 下一篇:數據輸出及電子存檔裝置和方法、word生成裝置和方法





