[發(fā)明專利]半導(dǎo)體器件的單粒子閉鎖預(yù)防技術(shù)

在審

• 申請?zhí)枺?/td>: 201310320678.3
• 申請日: 2013-07-26
• 公開（公告）號: CN103632711A
• 公開（公告）日: 2014-03-12
• 發(fā)明（設(shè)計）人: 楊家南;J·D·伯納特;B·J·佳尼;T·W·里斯頓;H·V·范
• 申請（專利權(quán)）人: 飛思卡爾半導(dǎo)體公司
• 主分類號: G11C11/412
• 分類號: G11C11/412
• 代理公司: 中國國際貿(mào)易促進委員會專利商標(biāo)事務(wù)所 11038
• 代理人: 郭思宇

技術(shù)領(lǐng)域

本發(fā)明通常涉及單粒子閉鎖，更具體的說，涉及一種預(yù)防半導(dǎo)體器件單粒子閉鎖的技術(shù)。

背景技術(shù)

單粒子翻轉(zhuǎn)(SEU)是一種由離子或電磁輻射撞擊半導(dǎo)體器件中的敏感節(jié)點，例如微處理器、存儲器、或功率晶體管中的節(jié)點引起的狀態(tài)變化。一般來說,該狀態(tài)變化是由在或接近邏輯單元(例如，存儲位單元的節(jié)點)的敏感節(jié)點的電離產(chǎn)生的自由電荷引起的。由于高能粒子撞擊，在半導(dǎo)體器件輸出或操作中的錯誤通常被稱為軟錯誤翻轉(zhuǎn)或SEU。

通常,SEU沒有永久損害半導(dǎo)體器件的功能。相反,單粒子閉鎖(SEL)、單粒子?xùn)糯?SEGR)、和/或單粒子燒毀(SEB)可永久損害半導(dǎo)體器件。SEL可能,例如,歸因于在半導(dǎo)體器件中形成硅控整流器(SCR)的寄生電路元件。在SEL期間,如果SEL感應(yīng)電流不被限定和立即移除，SEL感應(yīng)電流可破壞半導(dǎo)體器件的組件。通常，響應(yīng)于所有非災(zāi)難性SEL事件，半導(dǎo)體器件的電源需要被移除,以恢復(fù)半導(dǎo)體器件的操作。

由于宇宙粒子與原子在大氣層中碰撞，產(chǎn)生中子和質(zhì)子流或雨,它們又可能與半導(dǎo)體器件的電路相互作用，可發(fā)生陸地的SEU。在次微米幾何學(xué)上，SEU可不利地影響大氣層中的半導(dǎo)體器件。在太空中,高能粒子作為自然背景的一部分存在。太陽粒子事件以及被困在地球磁氣圈的高能質(zhì)子也可導(dǎo)致SEU。由宇宙射線生成的二次大氣層中子也可能達到能夠在地球兩極或高海拔的航班上的航空電子中產(chǎn)生SEL的能量級。集成電路(芯片)封裝中的微量放射性元件也可能導(dǎo)致SEL。為了預(yù)防在空間應(yīng)用中的閉鎖，電子器件可能采用外延襯底、絕緣體上硅(SOI)、或藍寶石上硅(SOS)技術(shù)以減少或消除SEL易敏感性,雖然增加了成本。

在利用互補金屬氧化物半導(dǎo)體(CMOS)技術(shù)的半導(dǎo)體器件中,有很多由可用于CMOS技術(shù)中的源極/漏極區(qū)域、n型井、p型井、以及襯底的組合形成的寄生npn和pnp雙極結(jié)晶體管(BJTs)。當(dāng)被觸發(fā)時，寄生BJT器件可能產(chǎn)生問題。例如,觸發(fā)寄生BJT器件可能導(dǎo)致電源(VDD)和接地(VSS)線短路,其可能導(dǎo)致破壞相關(guān)的芯片或破壞只能由關(guān)閉電源解決的相關(guān)的電子系統(tǒng)故障。

附圖說明

本發(fā)明的實施例通過舉例的方式說明并且沒有被附圖所限定，在附圖中類似的參考符號表示相同的元件。附圖中的元件說明是為了簡便以及清晰，不一定按比例繪制。

圖1是互補金屬氧化物半導(dǎo)體(CMOS)器件的相關(guān)部分的截面圖,其示意性地描繪了可能導(dǎo)致CMOS器件的單粒子閉鎖(SEL)的寄生可控硅整流器(SCR)的組件的位置。

圖2是圖1的寄生SCR的示意圖。

圖3是描述了由高能粒子撞擊圖2的寄生SCR引起的SEL的圖。

圖4是被采用以減少由圖1的寄生SCR引起的SEL效應(yīng)的常規(guī)限流器的示意圖。

圖5根據(jù)本發(fā)明的一方面，是包括被采用以減少由CMOS器件中的寄生SCR引起的SEL效應(yīng)的常規(guī)限流器的寄生SCR的示意圖。

圖6根據(jù)本發(fā)明的另一方面，是包括被采用以減少由CMOS器件中的寄生SCR引起的SEL效應(yīng)的常規(guī)限流器的寄生SCR的示意圖。

圖7是描繪了由高能粒子撞擊圖4和圖5的寄生SCR引起的SEL的模擬圖。

圖8是包括根據(jù)圖6構(gòu)造的限流器的寄生SCR的示意圖，其中帶有被采用以模擬SEL的附加電路。

圖9是描繪了當(dāng)附加電路被利用以短路寄生BJTs時，圖8的寄生SCR的寄生雙極結(jié)晶體管(BJTs)的發(fā)射極電壓的模擬圖。

圖10是結(jié)合靜態(tài)隨機存取存儲器（SRAM）位單元實施的圖5的限流器的示意圖。

圖11是結(jié)合SRAM位單元實施的圖6的限流器的示意圖。

圖12是包括七個常規(guī)帶單元的常規(guī)256×256存儲陣列的相關(guān)部分的平面圖。

圖13是包括根據(jù)本發(fā)明的一個或多個實施例被配置的單SEL帶單元的256×256存儲陣列的相關(guān)部分的平面圖。

圖14是常規(guī)帶單元的示意圖。

圖15是根據(jù)本發(fā)明的一個或多個實施例被配置的SEL帶單元的示意圖。

圖16是根據(jù)本發(fā)明的一個或多個實施例被配置的可復(fù)位的SEL檢測電路的示意圖。

圖17是根據(jù)本發(fā)明的一個或多個實施例，帶有圖16的可復(fù)位的SEL檢測電路的常規(guī)帶單元的示意圖，其中圖16的可復(fù)位的SEL檢測電路在常規(guī)帶單元的頂部和底部被實施。

具體實施方式