[發(fā)明專利]包括測(cè)試結(jié)構(gòu)的晶片和芯片

在審

• 申請(qǐng)?zhí)枺?/td>: 201310319261.5
• 申請(qǐng)日: 2013-07-26
• 公開(kāi)（公告）號(hào): CN103579196A
• 公開(kāi)（公告）日: 2014-02-12
• 發(fā)明（設(shè)計(jì)）人: U.施馬爾斯鮑爾;M.孫德?tīng)?/a>
• 申請(qǐng)（專利權(quán)）人: 英飛凌科技股份有限公司
• 主分類號(hào): H01L23/544
• 分類號(hào): H01L23/544
• 代理公司: 中國(guó)專利代理(香港)有限公司 72001
• 代理人: 蔣駿;盧江

1.一種晶片，包括：

多個(gè)芯片，所述芯片通過(guò)截口區(qū)域彼此分離，

所述芯片中的至少一個(gè)包括主區(qū)域和外圍芯片區(qū)域，所述主區(qū)域至少具有形成于其中的半導(dǎo)體器件，其中，在所述外圍芯片區(qū)域中形成測(cè)試結(jié)構(gòu)的至少一部分。

2.根據(jù)權(quán)利要求1所述的晶片，其中，測(cè)試結(jié)構(gòu)的所述至少一部分包括完整的測(cè)試結(jié)構(gòu)。

3.根據(jù)權(quán)利要求1所述的晶片，其中，在所述截口區(qū)域中提供所述測(cè)試結(jié)構(gòu)的另外一部分。

4.根據(jù)權(quán)利要求3所述的晶片，

其中，所述測(cè)試結(jié)構(gòu)的所述一部分包括至少一個(gè)金屬焊盤，

其中，所述測(cè)試結(jié)構(gòu)的所述另外一部分包括半導(dǎo)體結(jié)構(gòu)，并且

其中，使所述金屬焊盤經(jīng)由多晶硅連接與所述半導(dǎo)體結(jié)構(gòu)耦合。

5.根據(jù)權(quán)利要求3所述的晶片，其中，所述另外一部分是無(wú)金屬部分。

6.根據(jù)權(quán)利要求1所述的晶片，其中，所述芯片中的所述至少一個(gè)包括兩個(gè)或更多個(gè)芯片，其中，所述兩個(gè)或更多個(gè)芯片中的至少兩個(gè)的測(cè)試結(jié)構(gòu)彼此不同。

7.根據(jù)權(quán)利要求6所述的晶片，其中，所述兩個(gè)或更多個(gè)芯片中的第一芯片的測(cè)試結(jié)構(gòu)的所述一部分包括金屬焊盤，

其中，所述兩個(gè)或更多個(gè)芯片中的第二芯片的所述測(cè)試結(jié)構(gòu)包括金屬焊盤，其中，所述第一芯片的所述金屬焊盤和所述第二芯片的所述金屬焊盤兩者都被耦合至所述截口區(qū)域中的相同結(jié)構(gòu)。

8.根據(jù)權(quán)利要求1所述的晶片，其中，所述測(cè)試結(jié)構(gòu)包括工藝控制監(jiān)測(cè)（PCM）測(cè)試結(jié)構(gòu)或可靠性控制監(jiān)測(cè)（RCM）測(cè)試結(jié)構(gòu)中的至少一個(gè)。

9.根據(jù)權(quán)利要求1所述的晶片，

其中，所述多個(gè)芯片中的至少一個(gè)另外的芯片沒(méi)有測(cè)試結(jié)構(gòu)的部分。

10.一種芯片，包括：

主區(qū)域，具有形成于其中的半導(dǎo)體器件，以及

外圍芯片區(qū)域，具有形成于其中的測(cè)試結(jié)構(gòu)的至少一部分。

11.根據(jù)權(quán)利要求10所述的芯片，其中，所述外圍芯片區(qū)域與所述主區(qū)域電絕緣。

12.根據(jù)權(quán)利要求10所述的芯片，其中，所述主區(qū)域包括至少一個(gè)金屬焊盤。

13.根據(jù)權(quán)利要求10所述的芯片，其中，使測(cè)試結(jié)構(gòu)的所述至少一部分永久性地在電學(xué)上失效。

14.根據(jù)權(quán)利要求13所述的芯片，其中，測(cè)試結(jié)構(gòu)的所述至少一部分包括用于使測(cè)試結(jié)構(gòu)的所述至少一部分在電學(xué)上失效的熔化熔絲。

15.根據(jù)權(quán)利要求10所述的芯片，其中，測(cè)試結(jié)構(gòu)的所述至少一部分包括至少一個(gè)金屬焊盤和從所述金屬焊盤行進(jìn)至所述芯片的邊緣的多晶硅連接。

16.根據(jù)權(quán)利要求10所述的芯片，其中，測(cè)試結(jié)構(gòu)的所述至少一部分包括完整的測(cè)試結(jié)構(gòu)。

17.根據(jù)權(quán)利要求10所述的芯片，其中，所述測(cè)試結(jié)構(gòu)是工藝控制監(jiān)測(cè)（PCM）或可靠性控制監(jiān)測(cè)（RCM）測(cè)試結(jié)構(gòu)之一。

18.一種芯片組，

所述芯片組中的第一芯片包括主區(qū)域和外圍芯片區(qū)域，所述主區(qū)域具有形成于其中的半導(dǎo)體器件，所述外圍芯片區(qū)域具有形成于其中的測(cè)試結(jié)構(gòu)的至少一部分，

第二芯片包括主區(qū)域和外圍芯片區(qū)域，所述主區(qū)域具有形成于其中的半導(dǎo)體器件，所述外圍芯片區(qū)域具有形成于其中的測(cè)試結(jié)構(gòu)的至少一部分，

其中，所述第一芯片的測(cè)試結(jié)構(gòu)的所述至少一部分不同于所述第二芯片的測(cè)試結(jié)構(gòu)的所述至少一部分。

19.根據(jù)權(quán)利要求18所述的芯片組，

其中，所述第一芯片的所述半導(dǎo)體器件和所述第二芯片的所述半導(dǎo)體器件在標(biāo)稱上是電學(xué)等同的。

20.根據(jù)權(quán)利要求18所述的芯片組，包括無(wú)測(cè)試結(jié)構(gòu)的第三芯片。

21.一種方法，包括：

在晶片上的至少一個(gè)芯片的外圍芯片區(qū)域中至少部分提供所述晶片上的至少一個(gè)測(cè)試結(jié)構(gòu)。

22.根據(jù)權(quán)利要求21所述的方法，還包括使用所述測(cè)試結(jié)構(gòu)來(lái)執(zhí)行測(cè)試，以及

在所述測(cè)試之后永久性禁用所述測(cè)試結(jié)構(gòu)。

23.根據(jù)權(quán)利要求22所述的方法，其中，永久性禁用所述測(cè)試結(jié)構(gòu)包括使所述測(cè)試結(jié)構(gòu)的熔絲熔化。