[發(fā)明專(zhuān)利]閃存存儲(chǔ)單元的形成方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201310315247.8
• 申請(qǐng)日: 2013-07-24
• 公開(kāi)（公告）號(hào): CN103367262A
• 公開(kāi)（公告）日: 2013-10-23
• 發(fā)明（設(shè)計(jì)）人: 曹子貴;賈敏
• 申請(qǐng)（專(zhuān)利權(quán)）人: 上海宏力半導(dǎo)體制造有限公司
• 主分類(lèi)號(hào): H01L21/8247
• 分類(lèi)號(hào): H01L21/8247
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 駱蘇華

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體存儲(chǔ)器件領(lǐng)域，尤其涉及一種閃存存儲(chǔ)單元的形成方法。

背景技術(shù)

在目前的半導(dǎo)體產(chǎn)業(yè)中，集成電路產(chǎn)品主要可分為三大類(lèi)型：模擬電路、數(shù)字電路和數(shù)/模混合電路，其中存儲(chǔ)器件是數(shù)字電路中的一種重要器件類(lèi)型。近年來(lái)，存儲(chǔ)器件中的閃存（flash?memory）發(fā)展尤為迅速。閃存的主要特點(diǎn)是在不加電的情況下能長(zhǎng)期保持存儲(chǔ)的信息；且閃存具有集成度高、存取速度快、易于擦除和重寫(xiě)等優(yōu)點(diǎn)，因而在微機(jī)、自動(dòng)化控制等多項(xiàng)領(lǐng)域得到了廣泛的應(yīng)用。

圖1是現(xiàn)有技術(shù)的一種閃存存儲(chǔ)單元的剖面結(jié)構(gòu)示意圖，包括：襯底10；位于所述襯底10表面的隧穿氧化層11；位于隧穿氧化層11表面的浮柵12，所述隧穿氧化層11和浮柵12內(nèi)具有暴露出襯底10的開(kāi)口（未標(biāo)識(shí)）；位于所述浮柵12頂部表面、且覆蓋所述開(kāi)口側(cè)壁的側(cè)墻13；位于所述開(kāi)口底部襯底10表面的源線層14，所述源線層14覆蓋側(cè)墻13的部分表面，且所述源線層14的表面不高于所述側(cè)墻13的頂部；位于側(cè)墻13、源線層14和浮柵12外側(cè)的字線層15，所述字線層15與浮柵12之間通過(guò)絕緣層16電隔離。

形成于同一襯底上的若干閃存存儲(chǔ)單元的浮柵需要由隔離結(jié)構(gòu)進(jìn)行電隔離，圖2是隔離閃存存儲(chǔ)單元浮柵的隔離結(jié)構(gòu)的示意圖，包括：襯底20，所述襯底20具有浮柵區(qū)21和隔離區(qū)22；位于浮柵區(qū)21的襯底20表面的隧穿氧化層25、以及位于隧穿氧化層25表面的浮柵層23；位于隔離區(qū)22的襯底20內(nèi)的隔離結(jié)構(gòu)24，所述隔離結(jié)構(gòu)24具有相鄰的第一區(qū)域A和第二區(qū)域B，隔離結(jié)構(gòu)24的第一區(qū)域A表面等于或高于浮柵層23表面，隔離結(jié)構(gòu)24的第二區(qū)域B表面低于浮柵層23表面，如圖1所示的源線層14橫跨隔離結(jié)構(gòu)24的第一區(qū)域A，而與隔離結(jié)構(gòu)24的第二區(qū)域B相對(duì)應(yīng)的部分浮柵層23在后續(xù)工藝中被刻蝕去除。

在刻蝕去除與第二區(qū)域B相對(duì)應(yīng)的部分浮柵層23時(shí)，由于所述隔離結(jié)構(gòu)24的第二區(qū)域B的表面低于浮柵層23表面，能夠防止隔離結(jié)構(gòu)24的投影效應(yīng)（STI?Shadowing?Effect），避免在隔離結(jié)構(gòu)24第二區(qū)域B的側(cè)壁表面殘余浮柵層23的材料，從而保證了所形成的浮柵12（如圖1所示）的數(shù)據(jù)保持能力。

然而，現(xiàn)有技術(shù)形成隔離結(jié)構(gòu)24的第二區(qū)域B時(shí)，第二區(qū)域B的厚度難以精確控制，當(dāng)隔離結(jié)構(gòu)24的第二區(qū)域B的厚度過(guò)薄時(shí)，第二區(qū)域B的隔離結(jié)構(gòu)24更容易被擊穿，隔離結(jié)構(gòu)24的第二區(qū)域B的閾值電壓下降，會(huì)造成編程干擾，或造成字線層15（如圖1所示）的關(guān)斷能力變差；當(dāng)隔離結(jié)構(gòu)24的第二區(qū)域B的厚度過(guò)厚時(shí)，會(huì)導(dǎo)致所形成的浮柵12（如圖1所示）的數(shù)據(jù)保持能力下降，閃存存儲(chǔ)單元的性能不穩(wěn)定。

發(fā)明內(nèi)容

本發(fā)明解決的問(wèn)題是提供一種閃存存儲(chǔ)單元的形成方法，使隔離閃存存儲(chǔ)單元的隔離結(jié)構(gòu)厚度能夠精確控制，使所形成的閃存存儲(chǔ)單元性能穩(wěn)定。

為解決上述問(wèn)題，本發(fā)明提供一種閃存存儲(chǔ)單元的形成方法，包括：

提供若干批次半導(dǎo)體結(jié)構(gòu)，所述半導(dǎo)體結(jié)構(gòu)包括：襯底，所述襯底具有若干平行排列的浮柵區(qū)，相鄰浮柵區(qū)之間具有隔離區(qū)，所述襯底的浮柵區(qū)表面具有隧穿氧化層、以及位于隧穿氧化層表面的浮柵層，所述襯底的隔離區(qū)內(nèi)具有隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)的表面等于或高于浮柵層表面，所述隔離結(jié)構(gòu)具有相鄰的第一區(qū)域和第二區(qū)域；

依次刻蝕若干批次半導(dǎo)體結(jié)構(gòu)的隔離結(jié)構(gòu)的第二區(qū)域，使隔離結(jié)構(gòu)的第二區(qū)域表面低于第一區(qū)域表面，其中，每一待刻蝕批次的刻蝕時(shí)間的確定方法包括：測(cè)試待刻蝕批次前一批次的隔離結(jié)構(gòu)刻蝕速率，測(cè)試待刻蝕批次在刻蝕之前的隔離結(jié)構(gòu)的厚度，通過(guò)待刻蝕批次前一批次的隔離結(jié)構(gòu)刻蝕速率、以及待刻蝕批次在刻蝕之前的隔離結(jié)構(gòu)的厚度獲得待刻蝕批次的刻蝕時(shí)間；

在刻蝕若干批次半導(dǎo)體結(jié)構(gòu)的隔離結(jié)構(gòu)的第二區(qū)域之后，在浮柵層和隔離結(jié)構(gòu)表面形成犧牲層，所述犧牲層具有第一開(kāi)口，所述第一開(kāi)口暴露出部分浮柵層以及第一區(qū)域的隔離結(jié)構(gòu)表面。

可選的，所述每一待刻蝕批次的刻蝕時(shí)間的確定方法為：測(cè)試待刻蝕批次在刻蝕之前的隔離結(jié)構(gòu)第二區(qū)域的厚度，獲取隔離結(jié)構(gòu)第一厚度T_n；測(cè)試待刻蝕批次前一批次的隔離結(jié)構(gòu)刻蝕速率，獲取隔離結(jié)構(gòu)第一刻蝕速率γ_n-1；采用隔離結(jié)構(gòu)第一厚度T_n和隔離結(jié)構(gòu)第一刻蝕速率γ_n-1獲取待刻蝕批次的刻蝕時(shí)間tn=(T_n-T_target)/γ_n-1，其中，T_target為待刻蝕批次的隔離結(jié)構(gòu)第二區(qū)域刻蝕后的預(yù)設(shè)厚度。