[發(fā)明專利]閃存存儲單元的形成方法有效
| 申請?zhí)枺?/td> | 201310315247.8 | 申請日: | 2013-07-24 |
| 公開(公告)號: | CN103367262A | 公開(公告)日: | 2013-10-23 |
| 發(fā)明(設計)人: | 曹子貴;賈敏 | 申請(專利權(quán))人: | 上海宏力半導體制造有限公司 |
| 主分類號: | H01L21/8247 | 分類號: | H01L21/8247 |
| 代理公司: | 北京集佳知識產(chǎn)權(quán)代理有限公司 11227 | 代理人: | 駱蘇華 |
| 地址: | 201203 上海市浦*** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 閃存 存儲 單元 形成 方法 | ||
1.一種閃存存儲單元的形成方法,其特征在于,包括:
提供若干批次半導體結(jié)構(gòu),所述半導體結(jié)構(gòu)包括:襯底,所述襯底具有若干平行排列的浮柵區(qū),相鄰浮柵區(qū)之間具有隔離區(qū),所述襯底的浮柵區(qū)表面具有隧穿氧化層、以及位于隧穿氧化層表面的浮柵層,所述襯底的隔離區(qū)內(nèi)具有隔離結(jié)構(gòu),所述隔離結(jié)構(gòu)的表面等于或高于浮柵層表面,所述隔離結(jié)構(gòu)具有相鄰的第一區(qū)域和第二區(qū)域;
依次刻蝕若干批次半導體結(jié)構(gòu)的隔離結(jié)構(gòu)的第二區(qū)域,使隔離結(jié)構(gòu)的第二區(qū)域表面低于第一區(qū)域表面,其中,每一待刻蝕批次的刻蝕時間的確定方法包括:測試待刻蝕批次前一批次的隔離結(jié)構(gòu)刻蝕速率,測試待刻蝕批次在刻蝕之前的隔離結(jié)構(gòu)的厚度,通過待刻蝕批次前一批次的隔離結(jié)構(gòu)刻蝕速率、以及待刻蝕批次在刻蝕之前的隔離結(jié)構(gòu)的厚度獲得待刻蝕批次的刻蝕時間;
在刻蝕若干批次半導體結(jié)構(gòu)的隔離結(jié)構(gòu)的第二區(qū)域之后,在浮柵層和隔離結(jié)構(gòu)表面形成犧牲層,所述犧牲層具有第一開口,所述第一開口暴露出部分浮柵層以及第一區(qū)域的隔離結(jié)構(gòu)表面。
2.如權(quán)利要求1所述的閃存存儲單元的形成方法,其特征在于,所述每一待刻蝕批次的刻蝕時間的確定方法為:
測試待刻蝕批次在刻蝕之前的隔離結(jié)構(gòu)第二區(qū)域的厚度,獲取隔離結(jié)構(gòu)第一厚度Tn;
測試待刻蝕批次前一批次的隔離結(jié)構(gòu)刻蝕速率,獲取隔離結(jié)構(gòu)第一刻蝕速率γn-1;
采用隔離結(jié)構(gòu)第一厚度Tn和隔離結(jié)構(gòu)第一刻蝕速率γn-1獲取待刻蝕批次的刻蝕時間tn=(Tn-Ttarget)/γn-1,其中,Ttarget為待刻蝕批次的隔離結(jié)構(gòu)第二區(qū)域刻蝕后的預設厚度。
3.如權(quán)利要求2所述的閃存存儲單元的形成方法,其特征在于,測試所述待刻蝕批次前一批次的刻蝕速率的方法為:
測試待刻蝕批次前一批次的隔離結(jié)構(gòu)刻蝕之前的厚度,獲取隔離結(jié)構(gòu)第二厚度Tn-1;
測試待刻蝕批次前一批次的隔離結(jié)構(gòu)刻蝕之后的厚度,獲取隔離結(jié)構(gòu)第三厚度Ttn-1;
采用隔離結(jié)構(gòu)第二厚度Tn-1和隔離結(jié)構(gòu)第三厚度Ttn-1獲取待刻蝕批次前一批次的刻蝕速率γn-1=(Tn-1-Ttn-1)/tn-1,其中,所述tn-1為待刻蝕批次刻蝕隔離結(jié)構(gòu)的時間。
4.如權(quán)利要求1所述的閃存存儲單元的形成方法,其特征在于,還包括:
在第一開口的側(cè)壁表面形成第一側(cè)墻;
以第一側(cè)墻和犧牲層為掩膜刻蝕浮柵層和隧穿氧化層直至暴露出襯底為止,形成第二開口,并在第二開口的側(cè)壁表面形成第二側(cè)墻;
在形成第二側(cè)墻之后,在第一開口和第二開口內(nèi)形成源線層;
在形成源線層之后,去除犧牲層并以第一側(cè)墻和源線層刻蝕浮柵層直至暴露出隧穿氧化層;
在以第一側(cè)墻和源線層刻蝕浮柵層之后,在第一側(cè)墻、源線層和浮柵層兩側(cè)形成字線層,所述字線層與浮柵層之間通過絕緣層電隔離。
5.如權(quán)利要求4所述的閃存存儲單元的形成方法,其特征在于,所述字線層的形成工藝為:在刻蝕所述浮柵層之后,采用熱氧化工藝在浮柵層暴露出的側(cè)壁表面和源線層表面形成絕緣層;在形成絕緣層之后,沉積形成字線薄膜,所述字線薄膜覆蓋襯底、浮柵層、第一側(cè)墻和源線層表面;回刻蝕所述字線薄膜,去除源線層和襯底表面的字線薄膜,形成字線層。
6.如權(quán)利要求5所述的閃存存儲單元的形成方法,其特征在于,還包括:在形成字線層之前,以第一側(cè)墻和源線層刻蝕浮柵層和隧穿氧化層直至暴露出襯底為止,所述熱氧化工藝還在襯底表面形成絕緣層。
7.如權(quán)利要求4述的閃存存儲單元的形成方法,其特征在于,在形成字線層之后,在源線層、字線層和浮柵層兩側(cè)的襯底內(nèi)形成漏區(qū)。
8.如權(quán)利要求4所述的閃存存儲單元的形成方法,其特征在于,在形成源線層之前,在第二開口底部的襯底內(nèi)形成源區(qū)。
該專利技術資料僅供研究查看技術是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于上海宏力半導體制造有限公司,未經(jīng)上海宏力半導體制造有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310315247.8/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





