[發明專利]檢測件和晶圓

有效

• 申請號: 201310315240.6
• 申請日: 2013-07-24
• 公開（公告）號: CN103400824A
• 公開（公告）日: 2013-11-20
• 發明（設計）人: 胡勇;于濤
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及存儲器技術領域，尤其涉及一種檢測件和晶圓。

背景技術

在半導體存儲裝置中，電可擦可編程只讀存儲器（Electrically?Erasable?Programmable?Read-Only?Memory，EEPROM)是一種易失性存儲器，且屬于可擦除可編程只讀存儲器。EEPROM具有可針對整個存儲區塊進行快速擦除的優點。因此，EEPROM已廣泛運用于各類電子產品中，例如：數碼相機等。

EEPROM可以分為分柵結構、堆疊結構或兩者組合的結構。其中，分柵結構的EEPROM由于具有較高的編程效率、可避免過擦除等的優點，應用尤為廣泛。

參考圖1，示出了現有技術一種分柵結構EEPROM的示意圖。所述EEPROM包括：

襯底10；

位于襯底10中的摻雜區（圖未示）；

位于襯底10上的柵極介質層11；

位于柵極介質層11上的浮柵多晶硅層12；

分別位于浮柵多晶硅層12兩側的第一多晶硅柵極13和第二多晶硅柵極14。

其中，浮柵多晶硅層12及其下方的柵極介質層11構成浮柵，所述浮柵的充電和放電實現信息的寫入和擦除。而所述第一多晶硅柵極13和第二多晶硅柵極14分別起到選擇柵和控制柵的作用。

在實際EEPROM的制造工藝中，在完成EEPROM的制造之后會對存儲器進行性能檢測，通過性能檢測的器件為合格產品。

然而，EEPROM中存在漏電問題，現有技術的性能檢測方法無法實現對所述漏電問題的檢測，從而造成了不合格產品的漏檢。更多的關于EEPROM結構的技術方案可參考公告號為CN101030581B的中國專利。但是所述中國專利也沒有解決上述技術問題。

發明內容

本發明解決的問題是提供一種檢測件和晶圓，以減小漏檢漏電流產品的幾率，從而提高檢測精度。

為解決上述問題，本發明提供一種檢測件，設置于包括器件區和檢測區的晶圓上，所述器件區用于形成半導體器件，所述半導體器件包括位于襯底上的第一柵極和第二柵極；所述檢測件位于所述檢測區，用于對所述半導體器件進行檢測，包括：檢測有源區，所述檢測有源區與所述半導體器件相對應；第一檢測柵極，位于所述檢測有源區上，與所述第一柵極相對應；第二檢測柵極，位于所述檢測有源區上，與所述第二柵極相對應；第一檢測連接線，與所述第一檢測柵極相連；第二檢測連接線，與所述第二檢測柵極相連。

可選地，所述半導體器件為電可擦可編程只讀存儲器。

可選地，所述檢測區包括陣列排布的檢測有源區。

可選地，所述檢測有源區的尺寸在0.6μm×0.6μm～1.5μm×1.5μm的范圍內。

可選地，第一檢測柵極和第二檢測柵極平行設置，設置于位于同一列的所述檢測有源區上。

可選地，所述第一檢測柵極和第二檢測柵極的寬度在0.11μm～0.15μm的范圍內。

可選地，所述第一檢測柵極和第二檢測柵極之間的距離小于所述第一柵極和第二柵極之間的距離。

可選地，所述第一檢測柵極和第二檢測柵極之間的距離在0.16μm～0.18μm的范圍內。

可選地，所述第一檢測連接線與設置于各列檢測有源區上的第一檢測柵極均相連，所述第二檢測連接線與設置于各列檢測有源區上的第二檢測柵極均相連。

相應地，本發明還提供一種包括所述檢測件的晶圓。

與現有技術相比，本發明的技術方案具有以下優點：

檢測有源區與所述半導體器件相對應，第一檢測柵極與所述第一柵極相對應，第二檢測柵極，與所述第二柵極相對應；基于同樣的工藝同步形成所述第一檢測柵極和所述第一柵極，基于同樣的工藝同步形成所述第二檢測柵極和所述第二柵極，器件區因為制造工藝而引起的半導體器件的第一柵極和第二柵極之間電連接的問題，在檢測區的第一檢測柵極和第二檢測柵極之間也同樣會出現電連接的問題，可以通過第一檢測連接線與第二檢測連接線之間電阻、電流等表征電連接的參數，對半導體器件是否存在漏電進行檢測，以減小漏電流產品的漏檢幾率。

附圖說明

圖1是現有技術一種EEPROM的結構示意圖；

圖2是本發明一種檢測件一實施例的示意圖；

圖3是圖2所示檢測件實施例的放大圖；

圖4至圖6是圖2所示EEPROM制造工藝流程圖。

具體實施方式

通過測試發現，所述漏電問題由半導體器件中相鄰柵極的電連接造成。