[發(fā)明專利]一種高電源抑制、低工藝偏差帶隙基準電壓源

有效

• 申請?zhí)枺?/td>: 201310313883.7
• 申請日: 2013-07-24
• 公開（公告）號: CN103345290A
• 公開（公告）日: 2013-10-09
• 發(fā)明（設(shè)計）人: 孫偉鋒;張?zhí)?/a>;陸炎;宋慧濱;錢欽松;祝靖;陸生禮;時龍興
• 申請（專利權(quán)）人: 東南大學
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 江蘇永衡昭輝律師事務(wù)所 32250
• 代理人: 王斌

1.一種高電源抑制、低工藝偏差帶隙基準電壓源，其特征在于：包括帶隙基準核心電路、預調(diào)節(jié)電路、自適應(yīng)工藝調(diào)節(jié)電路、第一、第二偏置電路和啟動電路；啟動電路在電源電壓上電時分別給第一偏置電路、第二偏置電路和帶隙基準核心電路提供啟動信號，使它們脫離簡并態(tài)；第一偏置電路和第二偏置電路的輸出分別連接自適應(yīng)工藝調(diào)節(jié)電路和預調(diào)節(jié)電路，為它們提供偏置電壓；預調(diào)節(jié)電路從帶隙基準核心電路得到預調(diào)節(jié)信號，為第一偏置電路，自適應(yīng)工藝調(diào)節(jié)電路和帶隙基準核心電路提供預調(diào)節(jié)電壓；自適應(yīng)工藝調(diào)節(jié)電路從帶隙基準核心電路得到工藝信息再返回工藝調(diào)節(jié)信息給帶隙基準核心電路；帶隙基準核心電路接受預調(diào)節(jié)信號和工藝調(diào)節(jié)信息，最后輸出帶隙基準電壓Vref；其中：

帶隙基準核心電路包括三極管Q1、Q2，電阻R1、R2，三極管Q2的發(fā)射極與電阻R2的一端、電阻R1的一端連接，電阻R2的另一端接地，電阻R1的另一端連接三極管Q1的發(fā)射極，三極管Q2的基極與三極管Q1的基極互連；

自適應(yīng)工藝調(diào)節(jié)電路包括PMOS管M3、M4、M5、M6，NMOS管M7、M8、M9、M10、M11、M12及M13，電阻R3及R4；電阻R3的一端分別連接NMOS管M12的柵極和帶隙基準核心電路中三極管Q1的集電極，電阻R4的一端分別連接NMOS管M11的柵極和帶隙基準核心電路中三極管Q2的集電極，電阻R3及電阻R4的另一端與PMOS管M3、M4的源極連接在一起，PMOS管M3與M4的柵極互連，PMOS管M3的漏極與PMOS管M5的源極及NMOS管M11的漏極連接，PMOS管M4的漏極與PMOS管M6的源極及NMOS管M12的漏極連接，PMOS管M5與M6的柵極互連，PMOS管M5的漏極與NMOS管M7的漏極以及NMOS管M9和NMOS管M10的柵極連接在一起，PMOS管M6的漏極與NMOS管M8的漏極以及帶隙基準核心電路中三極管Q1、Q2的基極連接，NMOS管M7、M8的柵極互連，NMOS管M11、M12的源極互連并與NMOS管M13的漏極連接，NMOS管M7、M8的源極分別連接NMOS管M9、M10的漏極，NMOS管M9、M10、M13的源極均接地；

第一偏置電路包括PMOS管M14、M18、M20、M21、M22，NMOS管M15、M16、M17、M19，三極管Q3、Q4及電阻R5，PMOS管M14、M18、M20、M21、M22的源極與自適應(yīng)工藝調(diào)節(jié)電路中PMOS管M3、M4的源極連接在一起，PMOS管M14的柵極與漏極互連并與NMOS管M17的漏極及自適應(yīng)工藝調(diào)節(jié)電路中PMOS管M5、M6的柵極連接在一起，PMOS管M18的漏極連接NMOS管M15的柵極和漏極并與自適應(yīng)工藝調(diào)節(jié)電路中NMOS管M7和M8的柵極連接，PMOS管M18的柵極與PMOS管M20的柵極、PMOS管M21的漏極、PMOS管M21及M22的柵極以及三極管Q4的集電極連接在一起，PMOS管M20的漏極與NMOS管M19的柵極和漏極以及自適應(yīng)工藝調(diào)節(jié)電路中NMOS管M13的柵極連接在一起，PMOS管M22的漏極連接三極管Q4的基極和三極管Q3的集電極，三極管Q4的發(fā)射極和三極管Q3的基極均連接電阻R5的一端，NMOS管M15的源極與NMOS管M16的漏極以及NMOS管M16和M17的柵極連接在一起，NMOS管M16、M17、M19的源極、三極管Q3的發(fā)射極以及電阻R5的另一端均接地；

預調(diào)節(jié)電路包括PMOS管M1、M24、M25，NMOS管M2、M23、M28，電阻R7、電容C2，PMOS管M1、M24、M25的源極均連接電源VDD，PMOS管M1的柵極與PMOS管M25的漏極、NMOS管M28的漏極以及電阻R7的一端連接，電阻R7的另一端通過電容C2連接PMOS管M25的柵極以及PMOS管M24的漏極和NMOS管M2的漏極，PMOS管M1的漏極連接自適應(yīng)工藝調(diào)節(jié)電路中電阻R3和R4的另一端，NMOS管M2的柵極連接帶隙基準核心電路中三極管Q2的集電極，NMOS管M2的源極連接NMOS管M23的柵極和漏極，NMOS管M23和NMOS管M28的源極均接地；

第二偏置電路包括PMOS管M26、M27、M29，?NMOS管M31，三極管Q5、Q6及電阻R6，PMOS管M26和M27的柵極互連并與PMOS管M27的漏極、PMOS管M29的柵極、三極管Q6的集電極以及預調(diào)節(jié)電路中PMOS管M24的柵極連接在一起，PMOS管M26、M27、M29的源極均連接電源VDD，PMOS管M26的漏極連接三極管Q5的集電極和三極管Q6的基極，三極管Q5的基極連接三極管Q6的發(fā)射極和電阻R6的一端，PMOS管M29的漏極連接NMOS管M31的漏極和柵極并與預調(diào)節(jié)電路中NMOS管M28的柵極連接，三極管Q5的發(fā)射極、NMOS管M31的源極以及電阻R6的另一端均接地；

啟動電路包括PMOS管M30、M32、M33、M34、M35及電容C1，PMOS管M30、M32、M33、M34的源極及PMOS管M35的柵極均連接電源VDD，PMOS管M30的漏極連接第二偏置電路中PMOS管M26的漏極，PMOS管M30的柵極與PMOS管M34的漏極、PMOS管M35的源極、PMOS管M32的柵極、PMOS管M33的柵極以及電容C1的一端連接在一起，PMOS管M32的漏極連接預調(diào)節(jié)電路中NMOS管M2的柵極，PMOS管M33的漏極連接第一偏置電路中PMOS管M22的漏極，PMOS管M34的柵極、PMOS管M35的漏極以及電容C1的另一端均接地。