[發明專利]一種可測試內部信號的系統封裝芯片及測試方法

有效

• 申請號: 201310312225.6
• 申請日: 2013-07-24
• 公開（公告）號: CN103412810A
• 公開（公告）日: 2013-11-27
• 發明（設計）人: 朱天成;李鑫;鄭煒;楊陽;張興起;車楊
• 申請（專利權）人: 中國航天科工集團第三研究院第八三五七研究所
• 主分類號: G06F11/267
• 分類號: G06F11/267
• 代理公司: 北京衛平智業專利代理事務所(普通合伙) 11392
• 代理人: 符彥慈

技術領域

本發明涉及一種系統封裝芯片內部信號測試方法，該方法可以通過有限的測試引腳實現對系統芯片內部總線連通性、信號完整性、協議正確性等的測試。

背景技術

系統封裝（SiP）技術是近年來發展迅速的一項系統小型化集成技術，是后摩爾時代實現集成電路集成度保持“摩爾定律”增長的關鍵技術之一。系統封裝主要是通過3D封裝技術將具有完整系統功能的多種芯片原片放入在一個芯片封裝之內，實現系統功能的集成和體積、重量的降低，是芯片設計技術、3D封裝技術、基板、管殼設計加工制造技術等多種先進設計及加工技術高度交叉融合的產物。

由于系統封裝技術可以實現電子系統設計的小型化，提高產品的集成度，因此，系統封裝技術在消費類電子、汽車電子、軍用電子等領域得到了大力的發展和充分的重視。但系統封裝芯片仍有許多技術難點制約著系統封裝芯片的推廣、應用，其中最為重要的一個因素就是系統封裝芯片的測試問題。由于系統封裝芯片將大量裸芯片封裝在一個狹小的空間里，裸芯片之間內部信號的互聯變得非常復雜，并且這些內部信號并不引出到系統封裝芯片外部，既不能像PCB板那樣通過增加測試點進行測試，又不能全部引出到系統芯片外部進行測試，因此給系統封裝芯片的測試帶來了很大的困難。由于系統封裝芯片內部高度集成，內部很多重要信號難以完全引出到芯片外部進行測試，因此，如何對系統封裝芯片內部信號，比如總線信號進行測試，并實時反饋測試結果是系統封裝芯片測試技術需要解決的難題。

目前，解決系統芯片測試性的方法不多，大部分的方法都是從保證內部芯片本身的完好性和系統芯片，而從系統封裝芯片設計本身進行測試設計的方法不多。

發明內容

本發明主要從系統封裝芯片的系統設計角度提出一種可以對系統封裝芯片內部信號比如總線信號進行測試的一種測試方法。本發明的目的在于提供一種可以適用于系統封裝芯片內部信號如總線信號及關鍵信號連通性、信號完整性、協議正確性等的可測試性設計，解決系統封裝芯片系統內部信號可測性差的問題。

本發明的技術方案如下：

一種可測試內部信號的系統封裝芯片，所述系統封裝芯片包括一可編程邏輯器件類芯片和多個外部測試引腳，可編程邏輯器件類芯片與系統封裝芯片中的處理器芯片的串行接口連接，外部測試引腳連接在可編程邏輯器件類芯片上引出系統封裝芯片外部。

所述可編程邏輯器件類芯片設置在系統封裝芯片的內部總線上。

所述可編程邏輯器件類芯片為PLD、CPLD或FPGA芯片。

所述可編程邏輯器件類芯片包括總線信號傳輸模塊、串行協議模塊、總線數據接收模塊、總線數據發送模塊和數據比較模塊，總線信號傳輸模塊設置在內部總線上，進入測試模式時，總線信號傳輸模塊斷開數據的傳輸；由總線數據接收模塊接收從處理器芯片輸出的總線信號并傳輸到數據比較模塊，串行協議模塊接收處理器芯片傳輸的數據到數據比較模塊，數據比較模塊比較總線數據接收模塊和串行協議模塊傳輸的數據，總線數據發送模塊模擬總線數據發送并通過內部總線回讀數據或通過串行總線進行回讀數據。數據比較模塊也接收模擬總線數據發送模塊發送的模擬總線數據和回讀數據并將兩者進行比較。

所述外部測試引腳包括一工作模式切換引腳，通過輸入電平的高低來確定系統封裝芯片的工作模式。工作模式是指系統封裝芯片處于測試模式或正常工作模式。

本發明還提供一種系統封裝芯片內部信號的測試方法，包括如下步驟:

1）芯片上電進入測試模式；

2）通過外部測試引腳測試處理器芯片與可編程邏輯器件之間的總線的連通性；

3）進行總線協議的測試；

4）通過外部測試引腳測試可編輯邏輯器件與系統封裝芯片中執行部件的連通性和數據傳輸的可靠性。

通過給予一外部測試引腳高電平進入測試模式。該外部測試引腳為工作模式切換引腳。

所述測試處理器芯片與可編程邏輯器件之間的總線的連通性的方法為：

通過外部測試引腳輸入信號后，從外部測試引腳獲得輸出信號與預設信號進行比較，若輸出信號與預設信號一致，判斷處理器芯片與可編程邏輯器件之間的總線連通，若不一致，排查不連通的總線。排查方式可采用多次輸入不同信號，采用示波器、邏輯分析儀等設備進行排查，為現有技術。

總線協議的測試方法為：