[發明專利]一種可測試內部信號的系統封裝芯片及測試方法

有效

• 申請號: 201310312225.6
• 申請日: 2013-07-24
• 公開（公告）號: CN103412810A
• 公開（公告）日: 2013-11-27
• 發明（設計）人: 朱天成;李鑫;鄭煒;楊陽;張興起;車楊
• 申請（專利權）人: 中國航天科工集團第三研究院第八三五七研究所
• 主分類號: G06F11/267
• 分類號: G06F11/267
• 代理公司: 北京衛平智業專利代理事務所(普通合伙) 11392
• 代理人: 符彥慈

1.一種可測試內部信號的系統封裝芯片，所述系統封裝芯片中包括一可編程邏輯器件類芯片和多個外部測試引腳，可編程邏輯器件類芯片與系統封裝芯片中的處理器芯片的串行接口連接，外部測試引腳連接在可編程邏輯器件類芯片上引出系統封裝芯片外部。

2.如權利要求1所述的可測試內部信號的系統封裝芯片，其特征在于，所述可編程邏輯器件類芯片設置在系統封裝芯片的內部總線上。

3.如權利要求1所述的可測試內部信號的系統封裝芯片，其特征在于，所述可編程邏輯器件類芯片為PLD、CPLD或FPGA芯片。

4.如權利要求1所述的可測試內部信號的系統封裝芯片，其特征在于，所述可編程邏輯器件類芯片包括總線信號傳輸模塊、串行協議模塊、總線數據接收模塊、總線數據發送模塊和數據比較模塊，總線信號傳輸模塊設置在內部總線上，進入測試模式時，總線信號傳輸模塊斷開數據的傳輸；由總線數據接收模塊接收從處理器芯片輸出的總線信號并傳輸到數據比較模塊，串行協議模塊接收處理器芯片傳輸的數據到數據比較模塊，數據比較模塊比較總線數據接收模塊和串行協議模塊傳輸的數據，總線數據發送模塊模擬總線數據發送并通過內部總線回讀數據或通過串行總線進行回讀數據。

5.如權利要求1所述的可測試內部信號的系統封裝芯片，其特征在于，所述外部測試引腳包括一工作模式切換引腳，通過輸入電平的高低來確定系統封裝芯片的工作模式。

6.一種系統封裝芯片內部信號的測試方法，包括如下步驟:

1）芯片上電進入測試模式；

2）通過外部測試引腳測試處理器芯片與可編程邏輯器件之間的總線的連通性；

3）進行總線協議的測試；

4）通過外部測試引腳測試可編輯邏輯器件與系統封裝芯片中執行部件的連通性和數據傳輸的可靠性。

7.如權利要求6所述的系統封裝芯片內部信號的測試方法，其特征在于，通過給予一外部測試引腳高電平進入測試模式。

8.如權利要求6所述的系統封裝芯片內部信號的測試方法，其特征在于，所述測試處理器芯片與可編程邏輯器件之間的總線的連通性的方法為：

通過外部測試引腳輸入信號后，從外部測試引腳獲得輸出信號與預設信號進行比較，若輸出信號與預設信號一致，判斷處理器芯片與可編程邏輯器件之間的總線連通，若不一致，排查不連通的總線。

9.如權利要求6所述的系統封裝芯片內部信號的測試方法，其特征在于，總線協議的測試方法為：

處理器芯片通過串行總線和內部總線向可編程邏輯器件發送相同數據，可編程邏輯器件接收并比較兩個數據，若數據一致，總線協議正常；若數據不一致，通過外部測試引腳進行排查。

10.如權利要求6所述的系統封裝芯片內部信號的測試方法，其特征在于，測試可編輯邏輯器件與執行部件之間數據傳輸的可靠性的方法為：

可編輯邏輯器件發送模擬總線數據，通過內部總線或串行總線回讀數據，可編輯邏輯器件比較模擬總線數據和回讀數據，若數據一致，判斷可編輯邏輯器件與執行部件之間數據傳輸可靠；若數據不一致，通過外部測試引腳進行排查。