[發明專利]一種基于DES的電子系統認證芯片

無效

• 申請號: 201310310685.5
• 申請日: 2013-07-23
• 公開（公告）號: CN103440451A
• 公開（公告）日: 2013-12-11
• 發明（設計）人: 賴松林;吳輝革;林鴻
• 申請（專利權）人: 福州福大海矽集成電路有限公司
• 主分類號: G06F21/44
• 分類號: G06F21/44
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

?本發明涉及一種電子系統認證芯片。

背景技術

在電子技術普及的今天，越來越多的電子系統方案被設計及應用，也有越來越多的方案被非法地盜用，極大地損害了設計者和生產者的經濟利益和創新的信心。為了防止產品的方案被“山寨”，如何有效地保護電子系統已經成為業內關注的焦點，也將成為電子行業發展的重要技術。為了解決以上問題，本發明欲設計一種可以用于電子產品的身份驗證的電子系統認證芯片，以預防電子產品被人“山寨”。

發明內容

?本發明的目的在于提供一種電子系統認證芯片。本發明的上述目的是這樣實現的：所述的電子系統認證芯片包含串行通信協議模塊、數據解密模塊，芯片控制模塊，密鑰生成模塊，時鐘產生模塊等。時鐘產生模塊輸出端與串行通信協議模塊輸入端、密鑰生成模塊輸入端、芯片控制模塊輸入端、數據解密模塊輸入端相連，串行通信協議模塊與芯片控制模塊相連，密鑰生成模塊與芯片控制模塊、數據解密模塊相連，芯片控制模塊與數據解密模塊相連。

與現有技術比較，本發明的電子系統認證芯片，芯片自帶解密功能，可以用于電子產品的身份驗證，可以預防電子產品被人“山寨”。本發明有針對性地設計產品，簡化芯片的訪問方式，成本具有一定優勢的產品。同時，本發明產品采用常規0.35μm的CMOS（互補金屬氧化物半導體）工藝，容易集成，高成品率，低成本，是一款電路簡單、經濟實用、成本低、很有市場前景的芯片。

附圖說明

圖1是本發明的系統認證芯片的內部電路結構示意框圖。

圖2是本發明的封裝后的引腳定義圖。

圖3是本發明的一種應用實例電路圖。?

具體實施方式

為了更清楚地解釋芯片的設計，下面結合附圖的具體實施例對本發明進一步說明。（但不是對本發明的限制）。

圖1所示是本發明的系統認證芯片的電路結構示意框圖，本發明在結構上包含了串行通信協議模塊、數據解密模塊，芯片控制模塊，密鑰生成模塊，時鐘產生模塊等。時鐘產生模塊輸出端與串行通信協議模塊輸入端、密鑰生成模塊輸入端、芯片控制模塊輸入端、數據解密模塊輸入端相連。串行通信協議模塊與芯片控制模塊相連。密鑰生成模塊與芯片控制模塊、數據解密模塊相連。芯片控制模塊與數據解密模塊相連。

所述的時鐘產生模塊設有內部振蕩器和分頻模塊。內部振蕩器在芯片內部自動生成，而分頻模塊連聲內部振蕩器，對振蕩器的時鐘頻率實現分頻。

所述的串行通信協議模塊使用的是I²C（內部整合電路，下同）協議，是一種兩線式的串行通信協議，用于芯片和控制器件的通信。

所述的密鑰生成模塊設有存儲器和密鑰產生器。存儲器存儲用于產生密鑰的數據，而密鑰產生器用于產生密鑰。

所述的數據解密模塊用于執行64位的DES（數據加密標準）解密。

所述的芯片控制模塊是整個芯片的核心,它控制數據解密的進程,它從I²C接口中提取信息，并且提供數據解密模塊的密文，同時控制密鑰的產生。

本發明的原理是上位機訪問電子系統認證芯片時，獲取的數據具有唯一的標識，也就是說，除了當前系統使用的電子系統認證芯片外，使用其它的方式難以獲取和復制上位機從電子系統認證芯片讀取的數據。而我司為各個廠家提供的芯片又具有唯一性，所以廠家能通過電子系統認證芯片讀取的數據與預期的數據是否相符這一情況來判斷當前的硬件方案是正版還是盜版。

進一步地，所述的通信模塊采用兼容I²C接口SDA、SCL與上位機通信，上位機通過數據線SDA與時鐘線SCL將相關命令和數據寫入芯片，也可以通過SDA、SCL將芯片的處理結果讀取到上位機。

進一步地，本發明為加強數據通信的安全性，采用雙重挑戰應答方式認證，其雙重性體現為：先用一組密鑰實現一組隨機數的加密，通過上位機發送給認證芯片，認證芯片經過處理得到隨機數后，利用隨機數生成一組密鑰，然后上位機根據隨機數選定的密鑰，再對一組隨機數進行加密，得到加密數據發送給認證芯片，認證芯片利用選定的密鑰解密后發回數據供上位機進行合法性認證。

所述的芯片設有地端GND、測試用0-2端NC0-2，電源端VDD，復位端RST、串行通信的時鐘端SCL、串行通信的數據端SDA；?圖2是本發明芯片的的引腳定義圖，以下是它的引腳功能：