[發明專利]一種基于DES的電子系統認證芯片

無效

• 申請號: 201310310685.5
• 申請日: 2013-07-23
• 公開（公告）號: CN103440451A
• 公開（公告）日: 2013-12-11
• 發明（設計）人: 賴松林;吳輝革;林鴻
• 申請（專利權）人: 福州福大海矽集成電路有限公司
• 主分類號: G06F21/44
• 分類號: G06F21/44
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種電子系統認證芯片，其特征在于，所述的電子系統認證芯片包含串行通信協議模塊、數據解密模塊，芯片控制模塊，密鑰生成模塊，時鐘產生模塊;時鐘產生模塊輸出端與串行通信協議模塊輸入端、密鑰生成模塊輸入端、芯片控制模塊輸入端、數據解密模塊輸入端相連，串行通信協議模塊與芯片控制模塊相連，密鑰生成模塊與芯片控制模塊、數據解密模塊相連，芯片控制模塊與數據解密模塊相連;

所述的時鐘產生模塊設有內部振蕩器和分頻模塊;

所述的串行通信協議模塊用于芯片和上位機的通信;

所述的密鑰生成模塊設有存儲器和密鑰產生器;

所述的數據解密模塊用于執行64位的DES解密算法;

所述的芯片控制模塊從I²C接口中提取信息，并且提供數據解密模塊的密文，同時控制密鑰的產生。

2.根據權利要求1所述的電子系統認證芯片，其特征在于，所述的通信模塊采用兼容二線制接口SDA、SCL與上位機通信，上位機通過數據線SDA與時鐘線SCL將相關命令和數據寫入芯片，也可以通過SDA、SCL將芯片的處理結果讀取到上位機。

3.根據權利要求1所述的電子系統認證芯片，其特征在于，所述的電子系統認證芯片采用雙重挑戰應答方式認證，其雙重性體現為：先用一組密鑰實現一組隨機數的加密，通過上位機發送給認證芯片，認證芯片處理后得到隨機數，利用隨機數生成一組密鑰，上位機根據隨機數選定的密鑰，再對一組隨機數進行加密，得到加密數據發送給認證芯片，認證芯片利用選定的密鑰解密后發回數據供上位機進行合法性認證。

4.根據權利要求1所述的電子系統認證芯片，其特征在于，所述的芯片設有地端、測試用0-2端，電源端，復位端RST、串行通信的時鐘端SCL、串行通信的數據端SDA端；

芯片的地端、測試用NC1端全部接電源地，NC2可接電源地或接高電平，而VDD接電源；;?復位端RST、串行通信的時鐘端SCL、串行通信的數據端SDA端都分別連接一個上拉電阻R1、R2、R3到電源端，上拉電阻阻值都為4.7K歐，然后分別與上位機的引腳相連。

5.根據權利要求1所述的電子系統認證芯片，其特征在于，所述的上位機對芯片的訪問是通過以下的指令進行的:

a）向FD3xx發送選擇密鑰的數據的操作:

首先，啟動I²C，使用I²C依次發送從機地址0xae，子地址0xfd、命令字0xf6，結束I²C;

其次，啟動I²C，使用I²C依次發送從機地址0xae，子地址0x00，64位用于選擇密鑰的數據，結束I²C;

b）向FD3xx發送算法的密文的操作:

首先，啟動I²C，使用I²C依次發送從機地址0xae，子地址0xfd，命令字0xf7，結束I²C;

其次，啟動I²C，使用I²C依次發送從機地址0xae，子地址0x00，64位密文的數據，結束I²C;

c）向FD3xx讀取算法的運行結果的操作:

首先，啟動I²C，使用I²C依次發送從機地址0xae，子地址0xfd、命令字0xf8，結束I²C;

其次，啟動I²C，使用I²C依次發送從機地址0xaf，子地址0x00，然后接收64位算法的運行結果，結束I²C。

6.根據權利要求1所述的電子系統認證芯片，其特征在于，所述的上位機通過RST、SCL、SDA三個端口訪問FD3xx:

a）上位機通過置RST為高電平10us復位FD3xx?，再置RST為低電平;

b）上位機產生隨機數data1，經過我司提供的程序處理后獲得DES加密后的數據data1_enc，然后執行向FD3xx發送用于選擇密鑰的數據的操作,操作中的密鑰選擇數據為data1_enc;

c）上位機產生隨機數data2，經過程序處理后獲得DES加密后的數據data2_enc，然后執行向FD3xx發送解密密文的操作,操作中的密文為data2_enc;

d）上位機執行向FD3xx讀取算法的運行結果的操作；

?假設讀取的結果為data3;

e）把data3與data2比較，如果兩者數據相等，則說明方案是正版，否則，則判定方案為盜版。