[發明專利]半導體器件制造方法

有效

• 申請號: 201310309151.0
• 申請日: 2013-07-22
• 公開（公告）號: CN104332399B
• 公開（公告）日: 2018-09-18
• 發明（設計）人: 秦長亮;尹海洲;唐兆云;李俊峰;趙超
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/311
• 分類號: H01L21/311
• 代理公司: 北京藍智輝煌知識產權代理事務所(普通合伙) 11345
• 代理人: 陳紅

本發明公開了一種半導體器件制造方法，包括：在襯底上形成半導體器件；在半導體器件上形成保護層，保護層材質為具有張應力的氮化硅；對半導體器件執行退火；采用HF基腐蝕液濕法去除保護層。依照本發明的半導體器件制造方法，通過采用HF濕法腐蝕張應力氮化硅材質的保護層，能避免柵極側墻和/或硬掩模層的氮化硅受到侵蝕，有效提高器件性能以及可靠性。

技術領域

本發明涉及一種半導體器件制造方法，特別是涉及一種采用張應力氮化硅作為保護層以提高器件可靠性的方法。

背景技術

在90nm節點后，各種新技術逐漸被采用以提高器件的性能。其中之一是應力技術，例如采用外延生長的SiGe、SiC等高應力材質作為源漏區，或者在源漏區上形成氮化硅或者類金剛石無定形碳（DLC）材質的應力襯層（liner），用于提高溝道區載流子遷移率從而提高器件的驅動性能。

上述集成了外延硅鍺的器件源漏區可以通過原位摻雜或者離子注入的方式進行摻雜。如果通過注入形成源漏區，在后續的退火過程中為了避免鍺元素的污染退火爐，通常在注入完成后在整個硅片上沉積一層保護層，退火完畢后進行硅化工藝（silicide）模塊時再將這層保護層去掉。目前通常用的保護層為氮化硅（通過熱磷酸去除）或者氧化硅（通過氫氟酸去除）。

然而，在去除保護層的時候為保證保護層被完全去除需要加一定的過漂，這時暴露在外面的側墻以及硬掩模（hardmask）（通常為無應力氮化硅或者氧化硅）將會被部分腐蝕，從而對器件結構造成破壞，降低了器件的性能以及可靠性。

發明內容

由上所述，本發明的目的在于克服上述技術困難，提出一種創新性半導體制造方法，通過采用HF濕法腐蝕張應力氮化硅材質的保護層，能避免柵極側墻和/或硬掩模層的氮化硅受到侵蝕，有效提高器件性能以及可靠性。

為此，本發明提供了一種半導體器件制造方法，包括：在襯底上形成半導體器件；在半導體器件上形成保護層，保護層材質為具有張應力的氮化硅；對半導體器件執行退火；采用HF基腐蝕液濕法去除保護層。

其中，半導體器件中包括摻雜區，并且半導體器件選自以下器件之一及其組合：MOSFET、雙極晶體管、DMOS、UMOS、FinFET、BiMOS、二極管、發光器件、電阻、電容、電感、接觸互連、層間互連。

其中，退火用于以下用途之一及其組合：用于激活源漏摻雜、用于使得非晶體結構轉變為多晶或者單晶結構、用于形成金屬硅化物、用于驅使摻雜劑形成凝結區、用于降低表面缺陷。

其中，保護層厚度為

其中，濕法腐蝕的時間為1～100s。

其中，HF基腐蝕液為dHF、或dBOE。

其中，半導體器件為MOSFET，在襯底上形成MOSFET的步驟進一步包括：在襯底上形成柵極堆疊和柵極側墻；以柵極堆疊為掩模，刻蝕襯底形成源漏溝槽；在源漏溝槽中外延生長源漏應力層；以柵極堆疊為掩模，執行輕摻雜注入，形成LDD結構和/或Halo結構；執行重摻雜，形成源漏區。

其中，柵極堆疊的頂部和/或柵極側墻的材料選自以下之一及其組合：氧化硅、無應力氮化硅、壓應力氮化硅。

其中，去除保護層之后進一步包括步驟：形成層間介質層；刻蝕層間介質層，形成暴露源漏區的接觸孔；在接觸孔中形成金屬硅化物；在接觸孔中金屬硅化物上形成接觸塞。

其中，柵極堆疊為假柵極堆疊，在形成層間介質層之后進一步包括：去除假柵極堆疊，在層間介質層中留下柵極溝槽；在柵極溝槽中形成MG/HK結構的最終柵極堆疊。

依照本發明的半導體器件制造方法，通過采用HF濕法腐蝕張應力氮化硅材質的保護層，能避免柵極側墻和/或硬掩模層的氮化硅受到侵蝕，有效提高器件性能以及可靠性。

附圖說明