[發(fā)明專利]基于SiGe BiCMOS的寬帶射頻芯片靜電保護(hù)電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201310302691.6
• 申請(qǐng)日: 2013-07-12
• 公開（公告）號(hào): CN103400841A
• 公開（公告）日: 2013-11-20
• 發(fā)明（設(shè)計(jì)）人: 莊奕琪;李振榮;李國(guó)華;靳剛;李聰
• 申請(qǐng)（專利權(quán)）人: 西安電子科技大學(xué)
• 主分類號(hào): H01L27/088
• 分類號(hào): H01L27/088;H01L29/06;H01L27/04;H01L23/60
• 代理公司: 陜西電子工業(yè)專利中心 61205
• 代理人: 王品華;朱紅星

技術(shù)領(lǐng)域

本發(fā)明屬于電子電路技術(shù)領(lǐng)域，更進(jìn)一步涉及半導(dǎo)體集成電路技術(shù)領(lǐng)域的一種用于寬帶射頻芯片的靜電保護(hù)電路，可用于保護(hù)寬帶WB射頻芯片。?

背景技術(shù)

寬帶WB射頻技術(shù)是一種先進(jìn)的無線通信技術(shù)，其原理是基于正交頻分多路復(fù)用OFDM或者其他寬帶跳變頻技術(shù)實(shí)現(xiàn)的高頻、高速、高安全性的通信技術(shù)。而以3-10GHz帶寬特性為特點(diǎn)的OFDM寬帶射頻前端芯片設(shè)計(jì)以其高數(shù)據(jù)傳輸速率、良好的多徑衰減、碼間干擾抑制特性已經(jīng)成為寬帶射頻技術(shù)的研究熱點(diǎn)，并將成為未來信息社會(huì)建設(shè)的一項(xiàng)基礎(chǔ)技術(shù)。隨著半導(dǎo)體集成電路制造技術(shù)的發(fā)展，器件特征尺寸的不斷縮小，使得靜電放電ESD效應(yīng)對(duì)集成電路的影響也越來越大。據(jù)統(tǒng)計(jì)，超過三成以上的集成電路失效是由靜電放電ESD效應(yīng)引起。為減小ESD對(duì)集成電路的不利影響，提高集成電路的可靠性，最有效的方法就是在集成電路內(nèi)部加入各種ESD保護(hù)電路。?

區(qū)別于傳統(tǒng)的數(shù)字、數(shù)?；旌弦约罢瓗漕l芯片，WB射頻芯片對(duì)輸入輸出端口的“透明性”要求特別苛刻。所謂透明性，就是要求在芯片正常工作的情況下，ESD防護(hù)電路對(duì)WB射頻芯片內(nèi)部電路的工作幾乎不造成任何影響。因?yàn)樵谖⒉–波段上，輸入端口任何小的寄生電容波動(dòng)都將對(duì)整個(gè)WB芯片的噪聲、增益以及駐波比等參數(shù)造成很大的影響。故而，WB射頻芯片輸入輸出的片上ESD防護(hù)電路設(shè)計(jì)成為時(shí)下ESD防護(hù)電路研究的熱點(diǎn)和難點(diǎn)所在。?

蔡銘憲擁有的專利技術(shù)“ESD保護(hù)器件以及用于形成ESD保護(hù)器件的方法”（授權(quán)公告號(hào)CN102593162A）公開了一種適用于射頻芯片輸入輸出端口的靜電保護(hù)電路，該電路包括任意多邊形聚合物界限二極管。也給出了矩形、六邊形和八邊形的ESD二極管實(shí)施例。但是該專利存在的不足是：一是利用聚合物界限的方法不能完全消除邊界寄生的反向勢(shì)壘電容；二是同時(shí)還占用了較大的芯片面積，增加了摻雜區(qū)邊界與底部襯底之間的寄生反向勢(shì)壘電容，二極管靜電防護(hù)效率較低；三是六邊形的多邊形結(jié)構(gòu)ESD二極管并不適合通用的半導(dǎo)體集成電路實(shí)現(xiàn)。?

發(fā)明內(nèi)容

本發(fā)明的目的在于針對(duì)上述現(xiàn)有技術(shù)存在的缺陷，提出一種用于寬帶射頻芯片的片上靜電放電保護(hù)電路，以減小了靜電放電保護(hù)電路占用的芯片面積和引入的寄生電容，有效提高二極管防護(hù)效率。?

本發(fā)明為了提升寬帶射頻芯片的性能，在設(shè)計(jì)靜電放電保護(hù)電路時(shí)，采用梯形叉指型襯底二極管和梯形叉指型N阱二極管結(jié)構(gòu)，二極管外圍采用填充多晶硅材料進(jìn)行自身隔離。整個(gè)電路包括：?

位于寬帶射頻輸入輸出端口的集成襯底靜電放電ESD二極管電路，用于釋放負(fù)向瞬態(tài)靜電放電ESD脈沖事件發(fā)生時(shí)所產(chǎn)生的輸入輸出端口與接地端口之間的大電流；?

位于寬帶射頻輸入輸出端口的集成N阱靜電放電ESD二極管電路，用于釋放正向瞬態(tài)靜電放電ESD脈沖事件發(fā)生時(shí)所產(chǎn)生的輸入輸出端口與電源端口之間的大電流；?

其特征在于：?

所述的位于寬帶射頻輸入輸出端口的集成襯底靜電放電ESD二極管電路，由1個(gè)或多個(gè)襯底靜電防護(hù)ESD二極管組成，每個(gè)二極管的陰極陽(yáng)極摻雜區(qū)及金屬接觸條均采用梯型叉指結(jié)構(gòu)；二極管的外圍填充有多晶硅材料，以對(duì)二極管自身進(jìn)行隔離。?

所述的位于寬帶射頻輸入輸出端口的集成N阱靜電放電ESD二極管電路，由1個(gè)或多個(gè)N阱靜電防護(hù)ESD二極管組成，每個(gè)二極管的陰極陽(yáng)極摻雜區(qū)及金屬接觸條均采用梯形叉指型結(jié)構(gòu)；二極管的外圍填充有多晶硅材料，以對(duì)二極管自身進(jìn)行隔離，二極管的下方設(shè)有N型埋層和N型外延層，以減小二極管的寄生效應(yīng)。?

作為優(yōu)選，所述的梯型叉指結(jié)構(gòu)，是指梯形長(zhǎng)邊為叉指的始端，梯形短邊為叉指的末端，梯形兩條斜邊為叉指斜邊線。?

作為優(yōu)選，所述的叉指斜邊線采用交替的0度分段走線和45度角分段走線形成的鋸齒狀斜邊線，或采用交替的0度分段走線和90度角分段走線形成的鋸齒狀斜邊線。?

作為優(yōu)選，所述的多晶硅材料，指采用西門子法氣相淀積產(chǎn)生的柱狀多晶硅材料。?

作為優(yōu)選，所述的N型埋層，是采用高溫?zé)釘U(kuò)散將雜質(zhì)材料磷P或砷As摻雜至襯底中形成的N型雜質(zhì)擴(kuò)散區(qū)。?

作為優(yōu)選，所述的N型外延層，是采用化學(xué)氣相淀積將雜質(zhì)材料磷P或砷As與?硅Si材料一起淀積在襯底上形成的單晶N型外延薄膜。?

本發(fā)明具有如下優(yōu)點(diǎn)：?