[發明專利]計算機及其喚醒方法

有效

• 申請號: 201310302322.7
• 申請日: 2013-07-15
• 公開（公告）號: CN104281465B
• 公開（公告）日: 2017-07-14
• 發明（設計）人: 黃奕智;莊家誠;賈志勇
• 申請（專利權）人: 緯創資通股份有限公司
• 主分類號: G06F9/445
• 分類號: G06F9/445;G06F1/32
• 代理公司: 北京市柳沈律師事務所11105
• 代理人: 史新宏

技術領域

本發明涉及一種電子裝置，特別是涉及一種計算機及其喚醒方法。

背景技術

隨著個人計算機的飛速發展，計算機的性能越來越強大，計算機的功耗也越來越大。當用戶離開計算機后，如果沒有將計算機及時轉換到省電狀態，就極易造成電能的浪費。進階組態與電源界面(Advanced Configuration and Power Interface，ACPI)標準定義了計算機的數個電源狀態。前述電源狀態包括正常工作狀態S0、待機狀態S3及關機狀態S5。當計算機處于正常工作狀態S0下，是正常供電至所有裝置。當計算機處于待機狀態S3下，除了存儲器及其控制器需要電源來保持數據外，其余裝置均停止供電。當計算機處于關機狀態S5下，僅保留非常少的待機電源，所以關機狀態S5的耗電量比待機狀態S3更低。

發明內容

本發明涉及一種計算機及其喚醒方法。

根據本發明，提出一種計算機。計算機包括開關電路、芯片組、PCIE裝置及嵌入式控制器。芯片組包括第一喚醒引腳及電源鍵引腳，且第一喚醒引腳連接至開關電路的一端。PCIE裝置包括第二喚醒引腳，而嵌入式控制器包括通用輸入引腳及通用輸出引腳。通用輸入引腳與第二喚醒引腳連接至開關電路的另一端，且通用輸出引腳連接至電源鍵引腳。

根據本發明，提出一種計算機的喚醒方法。計算機包括開關電路、芯片組、PCIE裝置及嵌入式控制器，且芯片組包括第一喚醒引腳及電源鍵引腳。PCIE裝置包括第二喚醒引腳，且嵌入式控制器包括通用輸入引腳及通用輸出引腳。喚醒方法包括：判斷計算機是否處于正常工作狀態；當計算機處于正常工作狀態下，開關電路開啟，芯片組通過第一喚醒引腳輸出機會緩沖器清除/填充(opportunistic buffer flush/fill,OBFF)機制的編碼信號至第二喚醒引腳；當計算機不處于正常工作狀態下，開關電路關閉，PCIE裝置經第二喚醒引腳輸出一喚醒事件至通用輸入引腳，嵌入式控制器根據喚醒事件及系統狀態判斷是否需喚醒計算機；以及若需喚醒計算機，經通用輸出引腳輸出電源鍵事件至電源鍵引腳，芯片組的電源鍵引腳收到電源鍵事件，計算機被喚醒。

為了對本發明的上述及其他方面有更佳的了解，下文特舉較佳實施例，并結合附圖詳細說明如下。

附圖說明

圖1示出了依照第一實施例的計算機的方塊圖。

圖2示出了依照第一實施例的計算機處于正常工作狀態下的示意圖。

圖3示出了依照第一實施例的計算機不處于正常工作狀態下的示意圖。

圖4示出了依照第一實施例的一種喚醒方法的流程圖。

圖5示出了依照第二實施例的一種開關電路的電路圖。

附圖符號說明

1：計算機

11、21：開關電路

12：芯片組

13：PCIE裝置

14：嵌入式控制器

121：第一喚醒引腳

122：電源鍵引腳

131：第二喚醒引腳

141：通用輸入引腳

142：通用輸出引腳

400～409：步驟

ST1、ST2：狀態

PM_SLP_S3#：狀態訊號

S_OBFF：機會緩沖器清除/填充機制的編碼信號

S_W：喚醒事件

S_P：電源鍵事件

V1：第一工作電壓

V2：第二工作電壓

T1：第一晶體管

T2：第二晶體管

T3：第三晶體管

R1：第一電阻

R2：第二電阻

具體實施方式

第一實施例