[發明專利]計算機及其喚醒方法

有效

• 申請號: 201310302322.7
• 申請日: 2013-07-15
• 公開（公告）號: CN104281465B
• 公開（公告）日: 2017-07-14
• 發明（設計）人: 黃奕智;莊家誠;賈志勇
• 申請（專利權）人: 緯創資通股份有限公司
• 主分類號: G06F9/445
• 分類號: G06F9/445;G06F1/32
• 代理公司: 北京市柳沈律師事務所11105
• 代理人: 史新宏

1.一種計算機，包括：

一開關電路、一芯片組、一PCIE裝置以及一嵌入式控制器，其中

該芯片組包括：

一第一喚醒引腳，連接至該開關電路的一端；以及

一電源鍵引腳；

該PCIE裝置包括：

一第二喚醒引腳；以及

該嵌入式控制器包括：

一通用輸入引腳，與該第二喚醒引腳連接至該開關電路的另一端；以及

一通用輸出引腳，連接至該電源鍵引腳；

其中，當該計算機處于一正常工作狀態下，該開關電路開啟，該芯片組通過該第一喚醒引腳輸出一機會緩沖器清除/填充機制的編碼信號至該第二喚醒引腳。

2.如權利要求1所述的計算機，其中當該計算機不處于該正常工作狀態下，該開關電路關閉，該PCIE裝置經該第二喚醒引腳輸出一喚醒事件至該通用輸入引腳，該嵌入式控制器根據該喚醒事件及一系統狀態判斷是否需喚醒計算機，若需喚醒計算機，經該通用輸出引腳輸出一電源鍵事件至該電源鍵引腳，該芯片組的該電源鍵引腳收到該電源鍵事件，該計算機被喚醒。

3.如權利要求2所述的計算機，其中當該計算機不處于該正常工作狀態下，該芯片組設定該第一喚醒引腳為一輸入引腳，當該計算機處于該正常工作狀態下，該芯片組設定該第一喚醒引腳為一輸出引腳。

4.如權利要求3所述的計算機，其中當該計算機處于該正常工作狀態下，該嵌入式控制器忽略該機會緩沖器清除/填充機制的編碼信號。

5.如權利要求4所述的計算機，其中當該計算機不處于該正常工作狀態時，該計算機處于待機狀態或關機狀態。

6.如權利要求1所述的計算機，其中當該計算機處于該正常工作狀態下，該嵌入式控制器忽略該機會緩沖器清除/填充機制的編碼信號。

7.如權利要求6所述的計算機，其中當該計算機處于該正常工作狀態下，該芯片組設定該第一喚醒引腳為一輸出引腳。

8.如權利要求1所述的計算機，其中當該計算機不處于該正常工作狀態下，該開關電路關閉，該PCIE裝置經該第二喚醒引腳輸出一喚醒事件至該通用輸入引腳，該嵌入式控制器根據該喚醒事件及一系統狀態經該通用輸出引腳輸出一電源鍵事件至該電源鍵引腳。

9.如權利要求8所述的計算機，其中當該計算機不處于該正常工作狀態下，該芯片組設定該第一喚醒引腳為一輸入引腳。

10.如權利要求8所述的計算機，其中當該計算機不處于該正常工作狀態時，該計算機處于待機狀態或關機狀態。

11.如權利要求1所述的計算機，其中該開關電路包括：

一第一電阻，該第一電阻的第一端接收一第一工作電壓；

一第一晶體管，該第一晶體管的第一端連接至該第一電阻的第二端，該第一晶體管的第二端連接至一接地端，該第一晶體管的控制端接收一狀態訊號；

一第二電阻，該第二電阻的第一端接收一第二工作電壓；

一第二晶體管，該第二晶體管的第一端連接至該接地端，該第二晶體管的第二端連接至該第二電阻的第二端，該第二晶體管的控制端耦接至該第一電阻的第二端；

一第三晶體管，該第三晶體管的控制端耦接至該第二電阻的第二端，該第三晶體管的第一端耦接至該第二喚醒引腳，該第三晶體管的第二端耦接至該第一喚醒引腳。

12.如權利要求11所述的計算機，其中當該計算機處于一正常工作狀態下，該狀態訊號導通該第一晶體管，該第一晶體管截止該第二晶體管，使得該第三晶體管導通。