[發明專利]一種高精度基準電壓源

有效

• 申請號: 201310301513.1
• 申請日: 2013-07-18
• 公開（公告）號: CN103412611A
• 公開（公告）日: 2013-11-27
• 發明（設計）人: 方健;王賀龍;谷洪波;潘華;袁同偉;黃帥
• 申請（專利權）人: 電子科技大學
• 主分類號: G05F3/26
• 分類號: G05F3/26
• 代理公司: 成都宏順專利代理事務所(普通合伙) 51227
• 代理人: 李順德;王睿

技術領域

本發明涉及集成電路技術，具體的說是涉及一種具有新型補償方式的純MOS高精度基準電壓源。

背景技術

基準電壓源具有的高的電源抑制比和低的溫度系數的特性，使得其在某些模擬電路、數模混合電路以及純數字電路中是必不可少的，如在振蕩器、鎖相環、數模轉換、數據轉換器等電路中。基準電壓源的穩定程度在很大程度上決定了電路的功能的實現與性能的優劣。在惡劣的溫度環境下，基準電壓的偏離，可能會直接導致系統的混亂。

傳統的基準電壓源采用帶隙基準電壓源，其工作原理：使具有正溫度系數的ΔVbe（兩個具有不同電流密度的BJT的基極—發射極電壓的差）與具有負溫度系數的Vbe（BJT的基極—發射極電壓）按照一定比例相加以抵消二者的溫度漂移，得到具有低溫度系數的基準電壓。但由于BJT集電極電流的非線性，使得只進行一介補償的基準電壓源的溫度系數較高。

發明內容

本發明所要解決的技術問題，就是針對上述問題，提出一種采用新的補償方式，使電路原理得到簡化，同時可得到具有較低溫度系數的基準電壓源。

本發明解決上述技術問題所采用的技術方案是：一種高精度基準電壓源，其特征在于，包括基準電流產生模塊、基準電壓產生模塊、第一至第二NMOS管；其中，

所述基準電流產生模塊的第一輸出端與第一NMOS管的柵極和漏極以及基準電壓產生模塊的第一輸入端連接、第二輸出端與第二NMOS管的柵極和漏極以及基準電壓產生模塊的第二輸入端連接、第三輸出端與基準電壓產生模塊的第三輸入端連接、電源端與基準電壓產生模塊的電源端均接電源VDD、接地端與基準電壓產生模塊的接地端、第一NMOS管的源極和第二NMOS管的源極均接地；

所述基準電壓產生模塊的輸出端為高精度基準電壓源的輸出端Vref。

具體的，所述基準電路產生模塊包括啟動電路和基準電流產生電路，所述啟動電路的輸出端連接基準電流產生電路的輸入端，所述基準電流產生電路包括：第一至第四PMOS管、第一電阻、第三至第四NMOS管；其中，

第一至第四PMOS管的源極均接電源VDD；

第一至第四PMOS管的柵極相互連接并與第二PMOS管的漏極和第四NMOS管的漏極連接，作為基準電流產生模塊的第三輸出端；

第一PMOS管的漏極與第一電阻的一端和第三NMOS管的柵極連接；

第一電阻的另一端和第三NMOS管的漏極以及第四NMOS管的柵極連接；

第三NMOS管和第四NMOS管的源極接地；

第三PMOS管的漏極作為基準電流產生模塊的第一輸出端；

第四PMOS管的漏極作為基準電流產生模塊的第二輸出端。

具體的，所述基準電壓產生模塊包括第五至第八PMOS管、第一至第二運算放大器、第二至第四電阻；其中，

第五至第八PMOS管的源極和第一至第二運算放大器的電源端均接電源VDD；

第一至第二運算放大器的偏置輸入端均與基準電路產生模塊的第三輸出端連接；

第一運算放大器的反向輸入端與基準電路產生模塊的第一輸出端連接、同向輸入端與第五PMOS管的漏極和第二電阻的一端連接、輸出端與第五PMOS管和第六PMOS管的柵極連接；

第二運算放大器的反向輸入端與基準電路產生模塊的第二輸出端連接、同向輸入端與第八PMOS管的漏極和第三電阻的一端連接、輸出端與第七PMOS管和第八PMOS管的柵極連接；

第六PMOS管的漏極和第七PMOS管的漏極以及第四電阻的一端連接作為高精度基準電壓源的輸出端Vref；

第二至第四電阻的另一端均接地。

具體的，所述第一運算放大器包括第九至第十二PMOS管、第五至第七NOMS管和第一電容；其中，

第九至第十PMOS管的源極均接電源VDD、柵極相連接后作為第一運算放大器的偏置輸入端；

第九PMOS管的漏極連接第十一PMOS管和第十二PMOS管的源極；

第十一PMOS管的柵極為第一運算放大器的反向輸入端、漏極連接第五NMOS管的漏極和柵極以及第六NMOS管的柵極；

第十二PMOS管的柵極為第一運算放大器的同向輸入端、漏極連接第六NMOS管的漏極、第一電容的一端和第七NMOS管的柵極；

第一電容的另一端、第七NMOS管的漏極和第十PMOS管的漏極連接作為第一運算放大器的輸出端；

第五至第七NMOS管的源極均接地。

進一步的，所述第一運算放大器和第二運算放大器的結構相同，均為OP放大器。