[發明專利]用于流水線型模數轉換器的動態比較器

有效

• 申請號: 201310299209.8
• 申請日: 2013-07-17
• 公開（公告）號: CN104300983B
• 公開（公告）日: 2017-08-08
• 發明（設計）人: 朱紅衛;趙郁煒
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H03M1/34
• 分類號: H03M1/34
• 代理公司: 上海浦一知識產權代理有限公司31211
• 代理人: 丁紀鐵

技術領域

本發明涉及一種半導體集成電路，特別是涉及一種用于流水線型模數轉換器的動態比較器。

背景技術

在現有的流水線模數轉換器結構中，1.5位每級（1.5-bit/stage）的級模塊以下簡稱1.5位級模塊的應用十分廣泛，1.5位級模塊的子模數轉換器模塊輸出的數字信號為2位數據，2位數據的有效值分別為00，01和10；11為冗余碼。如圖1所示，是現有流水線型模數轉換器的結構示意圖；現有流水線型模數轉換器包括N級級模塊，第1至N-1級級模塊都為1.5位級模塊1，第N級級模塊也即最后一級級模塊為2位級模塊2，2位級模塊2為2位閃電式模數轉換器（2-bit Flash ADC），第1級級模塊1的輸入端為模擬信號輸入端Analog in并輸入模擬信號Vi，各1.5位級模塊1和2位級模塊2都輸出2位數據（2-bits），且各級模塊輸出的2位數據都輸入到數字校正電路3中，數字校正電路3的輸出端為數字信號輸出端Digital Out，數字校正電路3對輸入的數據進行校正后形成數字信號Do輸出。

各1.5位級模塊1包括采樣保持模塊（S/H）4、子模數轉換器（Sub-ADC）6、子數模轉換器（Sub-DAC）7和增益放大器5，采樣保持模塊4對模擬輸入信號Vin1進行采樣，子模數轉換器6對模擬輸入信號Vin1進行數字化后輸出2位數據，子數模轉換器7將子模數轉換器6輸出的2位數據轉換為模擬信號輸出，該模擬信號和模擬輸入信號Vin1的差值被增益放大器5放大后作為下一級級模塊的模擬輸入信號。子模數轉換器6包括2個比較器8,2個比較器8的比較電平分別為V_ref/4和-V_ref/4，分別用于實現模擬輸入信號Vin和V_ref/4和-V_ref/4之間的比較，比較結果輸入到譯碼器11中，并由譯碼器11形成2位數據輸出。V_ref為參考電平。

2位級模塊2包括3個比較器，2個比較器9的比較電平分別為分別為V_ref/2和-V_ref/2，分別用于實現模擬輸入信號Vin2和V_ref/2和-V_ref/2之間的比較；比較器10的比較電平為0伏，用于實現模擬輸入信號Vin2和0伏之間的比較。3個比較器輸出的比較結果輸入到譯碼器12中，并由譯碼器12形成2位數據輸出即2-bit Digital Output。

在流水線模數轉換器中，模數轉換的工作主要由上述比較器8、9和10完成，因此比較器的性能對整體模數轉換器的性能有很大的影響。

在實際的應用中，比較電平的偏移會嚴重影響比較器的準確性。為了得到準確的比較結果，現有比較器需要復雜的電路產生準確的比較電平。但是在1.5-bit/Stage中，通過降低級間增益，使比較電平的偏移只要不超過V_ref/4，就不會因為溢出而造成數據丟失。同時，數字校正的使用，可以使前一級電路中由于比較電平的偏移而造成的誤差通過后一級電路校正。因此，大大降低了對比較器準確性的要求，而更多的考慮提高速度，降低功耗和面積。動態比較器沒有靜態功耗，而且面積小，很適合作為流水線模數轉換器中的比較器結構。

發明內容

本發明所要解決的技術問題是提供一種用于流水線型模數轉換器的動態比較器，能分別實現±V_ref/4，0和±V_ref/2的比較電平，在滿足準確性要求的前提下，實現高速、低功耗，從而適合于流水線模數轉換器的應用。

為解決上述技術問題，本發明提供一種用于流水線型模數轉換器的動態比較器，流水線型模數轉換器包括由N級級模塊組成的流水線模數轉換結構，第1至N-1級級模塊都為1.5位級模塊，第N級級模塊為2位級模塊。

各所述1.5位級模塊的子模數轉換器都包括兩個動態比較器一，分別用于第一模擬輸入信號和V_ref/4之間、第一模擬信號和-V_ref/4之間的比較；所述2位級模塊中包括兩個動態比較器二和一個動態比較器三，兩個所述動態比較器二分別用于第二模擬輸入信號和V_ref/2之間、第二模擬輸入信號和-V_ref/2之間的比較，所述動態比較器三用于第二模擬輸入信號和0電位的比較；V_ref表示參考信號。

所述動態比較器一包括：