[發明專利]用于流水線型模數轉換器的動態比較器

有效

• 申請號: 201310299209.8
• 申請日: 2013-07-17
• 公開（公告）號: CN104300983B
• 公開（公告）日: 2017-08-08
• 發明（設計）人: 朱紅衛;趙郁煒
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H03M1/34
• 分類號: H03M1/34
• 代理公司: 上海浦一知識產權代理有限公司31211
• 代理人: 丁紀鐵

1.一種用于流水線型模數轉換器的動態比較器，流水線型模數轉換器包括由N級級模塊組成的流水線模數轉換結構，第1至N-1級級模塊都為1.5位級模塊，第N級級模塊為2位級模塊；其特征在于：

各所述1.5位級模塊的子模數轉換器都包括兩個動態比較器一，分別用于第一模擬輸入信號和V_ref/4之間、第一模擬信號和-V_ref/4之間的比較；所述2位級模塊中包括兩個動態比較器二和一個動態比較器三，兩個所述動態比較器二分別用于第二模擬輸入信號和V_ref/2之間、第二模擬輸入信號和-V_ref/2之間的比較，所述動態比較器三用于第二模擬輸入信號和0電位的比較；V_ref表示參考信號；

所述動態比較器一包括：

第一NMOS管和第二NMOS管，所述第一NMOS管和所述第二NMOS管的源極都接地，所述第一NMOS管和所述第二NMOS管柵極連接第一模擬輸入信號的差分對；

第三NMOS管和第四NMOS管，所述第三NMOS管的源極和所述第一NMOS管的漏極連接，所述第四NMOS管的源極和所述第二NMOS管的漏極連接，所述第三NMOS管和所述第四NMOS管的柵極都接鎖存信號；

第五NMOS管、第六NMOS管、第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管，所述第五NMOS管的源極連接所述第三NMOS管的漏極，所述第六NMOS管的源極連接所述第四NMOS管的漏極；所述第五NMOS管的漏極、所述第一PMOS管的漏極、所述第二PMOS管的漏極、所述第六NMOS管的柵極、所述第三PMOS管的柵極都連接在第一節點；所述第六NMOS管的漏極、所述第三PMOS管的漏極、所述第四PMOS管的漏極、所述第五NMOS管的柵極、所述第二PMOS管的柵極都連接在第二節點；所述第一PMOS管、所述第二PMOS管、所述第三PMOS管和所述第四PMOS管的源極都接電源電壓；所述第一PMOS管和所述第四PMOS管的柵極都接所述鎖存信號；所述第一節點和所述第二節點分別通過一反相器輸出第一數字信號對；

所述動態比較器一在輸入正相連接時用于第一模擬輸入信號和V_ref/4之間的比較，此時，所述第一NMOS管的柵極連接所述第一模擬輸入信號的差分對的正相信號、所述第二NMOS管柵極連接所述第一模擬輸入信號的差分對的反相信號；

所述動態比較器一在輸入反相連接時用于第一模擬輸入信號和-V_ref/4之間的比較，此時，所述第一NMOS管的柵極連接所述第一模擬輸入信號的差分對的反相信號、所述第二NMOS管柵極連接所述第一模擬輸入信號的差分對的正相信號；

所述第二NMOS管的溝道的第一寬長比大于所述第一NMOS管的溝道的第二寬長比，所述第一寬長比和所述第二寬長比的差值越大，所述動態比較器一的內置比較電平也越大，通過所述第一寬長比和所述第二寬長比的設置使得所述動態比較器一的內置比較電平在輸入正相連接時為V_ref/4、在輸入反相連接時為-V_ref/4；

所述動態比較器二包括：

尺寸相同且都工作于線性區的第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管和第十二NMOS管，所述第七NMOS管和所述第九NMOS管的柵極連接所述第二模擬輸入信號的差分對的正相信號，所述第八NMOS管和所述第十NMOS管的柵極連接所述第二模擬輸入信號的差分對的反相信號，所述第十一NMOS管和所述第十二NMOS管的柵極連接所述參考信號的差分對；所述第七NMOS管、所述第八NMOS管、所述第九NMOS管、所述第十NMOS管、所述第十一NMOS管和所述第十二NMOS管的源極都連接地；

第十三NMOS管和第十四NMOS管，所述第七NMOS管、所述第九NMOS管、所述第十一NMOS管的漏極都連接所述第十三NMOS管的源極，所述第八NMOS管、所述第十NMOS管、所述第十二NMOS管的漏極都連接所述第十四NMOS管的源極；所述第十三NMOS管和所述第十四NMOS管的柵極都接所述鎖存信號；

第十五NMOS管、第十六NMOS管、第五PMOS管、第六PMOS管、第七PMOS管和第八PMOS管，所述第十五NMOS管的源極連接所述第十三NMOS管的漏極，所述第十六NMOS管的源極連接所述第十四NMOS管的漏極；所述第十五NMOS管的漏極、所述第五PMOS管的漏極、所述第六PMOS管的漏極、所述第十六NMOS管的柵極、所述第七PMOS管的柵極都連接在第三節點；所述第十六NMOS管的漏極、所述第七PMOS管的漏極、所述第八PMOS管的漏極、所述第十五NMOS管的柵極、所述第六PMOS管的柵極都連接在第四節點；所述第五PMOS管、所述第六PMOS管、所述第七PMOS管和所述第八PMOS管的源極都接電源電壓；所述第五PMOS管和所述第八PMOS管的柵極都接所述鎖存信號；

由第一或非門和第二或非門連接形成的鎖存器，所述第三節點通過一反相器連接到所述第一或非門的第一輸入端，所述第二或非門的輸出端連接到所述第一或非門的第二輸入端；所述第四節點通過一反相器連接到所述第二或非門的第一輸入端，所述第一或非門的輸出端連接到所述第二或非門的第二輸入端，所述第一或非門和所述第二或非門輸出端輸出第二數字信號對；

當所述動態比較器二用于第二模擬輸入信號和V_ref/2之間的比較時，所述第十一NMOS管的柵極連接所述參考信號的差分對的反相信號、所述第十二NMOS管的柵極連接所述參考信號的差分對的正相信號；

當所述動態比較器二用于第二模擬輸入信號和-V_ref/2之間的比較時，所述第十一NMOS管的柵極連接所述參考信號的差分對的正相信號、所述第十二NMOS管的柵極連接所述參考信號的差分對的反相信號；

所述動態比較器三包括：

尺寸相同且都工作于線性區的第十七NMOS管和第十八NMOS管，所述第十七NMOS管的柵極連接所述第二模擬輸入信號的差分對的正相信號，所述第十八NMOS管的柵極連接所述第二模擬輸入信號的差分對的反相信號；所述第十七NMOS管和所述第十八NMOS管的源極都連接地；

第十九NMOS管和第二十NMOS管，所述第十七NMOS管的漏極連接所述第十九NMOS管的源極，所述第十八NMOS管的漏極連接所述第二十NMOS管的源極；所述第十九NMOS管和所述第二十NMOS管的柵極都接所述鎖存信號；

第二十一NMOS管、第二十二NMOS管、第九PMOS管、第十PMOS管、第十一PMOS管和第十二PMOS管，所述第二十一NMOS管的源極連接所述第十九NMOS管的漏極，所述第二十二NMOS管的源極連接所述第二十NMOS管的漏極；所述第二十一NMOS管的漏極、所述第九PMOS管的漏極、所述第十PMOS管的漏極、所述第二十二NMOS管的柵極、所述第十一PMOS管的柵極都連接在第五節點；所述第二十二NMOS管的漏極、所述第十一PMOS管的漏極、所述第十二PMOS管的漏極、所述第二十一NMOS管的柵極、所述第十PMOS管的柵極都連接在第六節點；所述第九PMOS管、所述第十PMOS管、所述第十一PMOS管和所述第十二PMOS管的源極都接電源電壓；所述第九PMOS管和所述第十二PMOS管的柵極都接所述鎖存信號；

由第三或非門和第四或非門連接形成的鎖存器，所述第五節點通過一反相器連接到所述第三或非門的第一輸入端，所述第四或非門的輸出端連接到所述第三或非門的第二輸入端；所述第六節點通過一反相器連接到所述第四或非門的第一輸入端，所述第三或非門的輸出端連接到所述第四或非門的第二輸入端，所述第三或非門和所述第四或非門輸出端輸出第三數字信號對。