[發(fā)明專利]一種可變?cè)鲆娴哪M加法器

在審

• 申請(qǐng)?zhí)枺?/td>: 201310298979.0
• 申請(qǐng)日: 2013-07-16
• 公開（公告）號(hào): CN104300961A
• 公開（公告）日: 2015-01-21
• 發(fā)明（設(shè)計(jì)）人: 申向順;李波;李衛(wèi)斌;王紅麗;姜恩春
• 申請(qǐng)（專利權(quán)）人: 陜西北斗恒通信息科技有限公司
• 主分類號(hào): H03K19/094
• 分類號(hào): H03K19/094;G06F7/50
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

技術(shù)領(lǐng)域

本發(fā)明涉及模擬集成電路技術(shù)領(lǐng)域，涉及一種可變?cè)鲆娴哪M加法器。

背景技術(shù)

隨著模擬集成電路技術(shù)的發(fā)展，對(duì)芯片的面積和功耗提出了越來(lái)越高的要求，需要實(shí)現(xiàn)模擬信號(hào)處理的電路盡量結(jié)構(gòu)簡(jiǎn)單、面積小和功耗低。模擬加法器和可變?cè)鲆娣糯笃魇悄M信號(hào)處理中常用的兩個(gè)模塊，而且是經(jīng)常級(jí)聯(lián)在一起使用的，分別獨(dú)立實(shí)現(xiàn)信號(hào)的相加和增益的變化功能，兩個(gè)模塊連接之后可以實(shí)現(xiàn)信號(hào)的相加和增益的變化。因?yàn)槭褂昧藘蓚€(gè)模塊，所以電路結(jié)構(gòu)復(fù)雜、芯片面積大功耗高。

發(fā)明內(nèi)容

本發(fā)明為了解決現(xiàn)有技術(shù)的不足，提出了一種可變?cè)鲆娴哪M加法器，同時(shí)實(shí)現(xiàn)信號(hào)的相加和增益變化功能，將大大簡(jiǎn)化電路結(jié)構(gòu)，減小芯片面積和功耗。

本發(fā)明技術(shù)方案是：一種可變?cè)鲆娴哪M加法器，包括第一偏置電流源、第一MOS晶體管、第二MOS晶體管、第三MOS晶體管、第四MOS晶體管、第五MOS晶體管、第六MOS晶體管、第七M(jìn)OS晶體管、第八MOS晶體管、第九MOS晶體管、第一電阻、第二電阻、第三電阻、第四電阻、第五電阻和第六電阻。

其中第一偏置電流源一端連接至電壓源VDD，另一端接至第一MOS晶體管的漏極、第一MOS晶體管的柵極、第二MOS晶體管的柵極和第三MOS晶體管的柵極；

第一MOS晶體管的漏極連接至自身的柵極，并連接至第二MOS晶體管的柵極和第三MOS晶體管的柵極，第一MOS晶體管的源級(jí)連接至地；

第二MOS晶體管的漏極連接至第四MOS晶體管的源級(jí)和第五MOS晶體管的源級(jí)，第二MOS晶體管的柵極連接至第一MOS晶體管的柵極、第一MOS晶體管的漏極和第三MOS晶體管的柵極，第二MOS晶體管的源級(jí)接地，第二MOS晶體管的作用是尾電流源；

第三MOS晶體管的漏極連接至第六MOS晶體管的源級(jí)和第七M(jìn)OS晶體管的源級(jí)，第三MOS晶體管的柵極連接至第二MOS晶體管的柵極、第一MOS晶體管的柵極和漏極，第三MOS晶體管的源級(jí)接地，第三MOS晶體管的作用是尾電流源；

第四MOS晶體管的漏極連接至輸出差分信號(hào)的反向輸出端Von，第四MOS晶體管的柵極連接至第一輸入差分信號(hào)的正向輸入端IP，第四MOS晶體管的源級(jí)連接至第五MOS晶體管的源級(jí)和第二MOS晶體管的漏級(jí)；第五MOS晶體管的漏極連接至輸出差分信號(hào)的正向輸出端Vop，第五MOS晶體管的柵極連接至第一輸入差分信號(hào)的反向輸入端IN，第五MOS晶體管的源級(jí)連接至第四MOS晶體管的源級(jí)和第二MOS晶體管的漏級(jí)；所述第四MOS晶體管和第五MOS晶體管構(gòu)成第一輸入差分對(duì)管；

第六MOS晶體管的漏極連接至輸出差分信號(hào)的反向輸出端Von，第六MOS晶體管的柵極連接至第二輸入差分信號(hào)的正向輸入端QP，第六MOS晶體管的源級(jí)連接至第七M(jìn)OS晶體管的源級(jí)和第三MOS晶體管的漏級(jí)；第七M(jìn)OS晶體管的漏極連接至輸出差分信號(hào)的正向輸出端Vop，第七M(jìn)OS晶體管的柵極連接至第二輸入差分信號(hào)的反向輸入端QN，第七M(jìn)OS晶體管的源級(jí)連接至第六MOS晶體管的源級(jí)和第三MOS晶體管的漏級(jí)；所述第六MOS晶體管和第七M(jìn)OS晶體管構(gòu)成第二輸入差分對(duì)管；

第八MOS晶體管的漏極連接至第五電阻相對(duì)于Von的另一端，第八MOS晶體管的柵極接控制電壓Vb2，第八MOS晶體管的源級(jí)連接至第六電阻相對(duì)于Vop的另一端；第八MOS晶體管在此起到開關(guān)的作用；

第九MOS晶體管的漏極連接至第三電阻相對(duì)于Von的另一端，第九MOS晶體管的柵極接控制電壓Vb1，第九MOS晶體管的源級(jí)連接至第四電阻相對(duì)于Vop的另一端；第九MOS晶體管在此起到開關(guān)的作用；

第一電阻的一端連接至電源VDD，另一端連接至輸出差分信號(hào)的反向輸出端Von；

第二電阻的一端連接至電源VDD，另一端連接至輸出差分信號(hào)的正向輸出端Vop；

第三電阻的一端連接至輸出差分信號(hào)的反向輸出端Von，另一端連接至第九MOS晶體管的漏極；

第四電阻的一端連接至輸出差分信號(hào)的正向輸出端Vop，另一端連接至第九MOS晶體管的源級(jí)；

第五電阻的一端連接至輸出差分信號(hào)的反向輸出端Von，另一端連接至第八MOS晶體管的漏極；

第六電阻的一端連接至輸出差分信號(hào)的正向輸出端Vop，另一端連接至第八MOS晶體管的源級(jí)；