[發明專利]倒裝芯片的測試結構、倒裝芯片和倒裝芯片的制作方法

有效

• 申請號: 201310298103.6
• 申請日: 2013-07-16
• 公開（公告）號: CN104299959B
• 公開（公告）日: 2017-05-24
• 發明（設計）人: 彭冰清
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體領域，特別是涉及一種倒裝芯片的測試結構、倒裝芯片和倒裝芯片的制作方法。

背景技術

倒裝芯片(flip-chip)封裝技術是將晶元（die）的功能面朝下直接電性連結于基板進行封裝的一種封裝技術。倒裝芯片封裝技術具有封裝精度高，封裝體積小，輸入輸出端口（I/O）密度高，互連線短和引線寄生參數小等優點，因此倒裝芯片封裝技術己迅速取代傳統的引線鍵合（wire bonding）技術成為一種主流的半導體封裝技術。

通常倒裝芯片需要設置測試結構以對封裝效果進行測試。現有倒裝芯片的測試結構僅能用于測試封裝效果，其無法用于測試封裝后晶元性能是否發生翹曲（warpage）或漏電（leakage）。現有倒裝芯片中，晶元是否發生翹曲或漏電通常是在晶元制作過程中用單獨的晶元測試結構進行測試。現有倒裝芯片的測試結構無法同時對封裝效果以及封裝后晶元是否發生翹曲或漏電進行測試，因此，一方面導致測試效率低；另一方面，封裝過程中可能對晶元造成破壞而導致晶元發生翹曲或漏電，由于無法測試在封裝后晶元是否發生翹曲或漏電，因此無法實現對倒裝芯片良率進行精確監控。

因此，亟需一種倒裝芯片的測試結構、倒裝芯片和倒裝芯片的制作方法，以解決現有倒裝芯片的測試結構和倒裝芯片無法同時測試封裝效果和封裝后晶元是否發生翹曲或漏電的問題。

發明內容

本發明解決的問題是提供一種倒裝芯片的測試結構、倒裝芯片和倒裝芯片的制作方法，以實現同時對封裝效果和封裝后晶元是否發生翹曲或漏電進行測試。

為解決上述問題，本發明提供一種倒裝芯片的測試結構，所述倒裝芯片包括晶元和封裝基板，所述測試結構包括：

一個或多個通孔鏈結構，設置在所述晶元內；

多個電連接單元，設置在所述晶元的功能面上且連接所述通孔鏈結構，多個所述電連接單元通過所述通孔鏈結構串聯在一起；

兩條測試引線，固定在所述封裝基板上，所述測試引線與位于首尾位置的所述電連接單元分別一一對應連接。

可選的，所述通孔鏈結構為多個，所述測試結構還包括：一個或多個導線，固定在所述封裝基板上，且每個所述導線連接位于中部位置的相鄰兩個所述電連接單元，所述電連接單元同時通過所述導線和所述通孔鏈結構串聯在一起。

可選的，所述電連接單元包括設置在所述芯片的功能面上的金屬焊墊和設置在所述金屬焊墊上的金屬凸塊，所述通孔鏈結構與所述金屬焊墊連接，所述導線與位于中部位置的所述金屬凸塊連接，所述測試引線與位于首尾位置的所述金屬凸塊連接。

可選的，所述通孔鏈結構包括金屬互連結構和多個金屬測試塊，多個所述金屬測試塊通過所述金屬互連結構串聯在一起，所述金屬測試塊通過所述金屬互連結構與所述電連接單元連接。

為解決上述問題，本發明還提供了一種倒裝芯片，包括晶元、封裝基板以及如上所述的測試結構。

可選的，所述測試結構為多個，多個所述測試結構在所述晶元功能面上的投影形狀相同。

可選的，所述測試結構在所述晶元功能面上的投影位于所述晶元功能面的中央區域。

可選的，所述測試結構在所述晶元功能面上的投影呈折線形，并且所述測試結構在所述晶元功能面上的投影位于所述晶元功能面的邊角區域。

可選的，所述倒裝芯片還包括位于所述金屬測試塊之間的偽測試塊，所述偽測試塊的材料與所述金屬測試塊的材料相同。

為解決上述問題，本發明還提供了一種倒裝芯片的制作方法，包括：

提供晶元，并在所述晶元的功能面形成多個電連接單元，所述晶元內部設置有一個或多個通孔鏈結構，多個所述電連接單元通過所述通孔鏈結構串聯在一起；

提供基板，并在所述基板表面形成兩條測試引線；

對所述晶元和所述基板進行封裝處理，所述測試引線與位于首尾位置的所述電連接單元分別一一對應連接。

與現有技術相比，本發明的技術方案具有以下優點：