[發明專利]電流模帶隙基準電流源

有效

• 申請號: 201310295990.1
• 申請日: 2013-07-15
• 公開（公告）號: CN104238611A
• 公開（公告）日: 2014-12-24
• 發明（設計）人: 朱樟明;薛婷;陳雨;丁瑞雪;楊銀堂
• 申請（專利權）人: 西安電子科技大學
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 北京銀龍知識產權代理有限公司 11243
• 代理人: 許靜;黃燦

1.一種電流模帶隙基準電流源，其特征在于，包括：

啟動電路，用于在上電過程中產生啟動信號；

帶隙核心電路，用于根據該啟動信號，產生與絕對溫度成正比的第一電流和與所述絕對溫度成反比的第二電流；

基準電流產生電路，用于將所述第一電流和所述第二電流，利用預先設定的比例相加，產生與所述絕對溫度無關的基準參考電流；

所述啟動電路包括第一啟動單元和第二啟動單元；

當所述基準電流產生電路產生與所述絕對溫度無關的基準參考電流后，所述第一啟動單元關閉。

2.如權利要求1所述的電流模帶隙基準電流源，其特征在于，所述帶隙核心電路包括：

電流鏡，輸入端接入電源電壓，輸出端輸出基準電流；

第一電流產生單元，用于將所述基準電流轉換為第一電流；

第二電流產生單元，用于將所述基準電流轉換為第二電流。

3.如權利要求2所述的電流模帶隙基準電流源，其特征在于，所述電流鏡為自偏置共源共柵電流鏡，包括第一NMOS晶體管、第二NMOS晶體管、第三NMOS晶體管、第四NMOS晶體管、第五NMOS晶體管、第六NMOS晶體管、第一PMOS晶體管、第二PMOS晶體管、第三PMOS晶體管、第四PMOS晶體管、第五PMOS晶體管和第六PMOS晶體管，其中，

所述第二NMOS晶體管的柵極、所述第四NMOS晶體管的柵極、所述第六NMOS晶體管的柵極和所述第三NMOS晶體管的漏極連接，產生第一自偏置電壓；

所述第一PMOS晶體管的柵極、所述第三PMOS晶體管的柵極和所述第二PMOS晶體管的漏極連接，產生第二自偏置電壓；

所述第五PMOS晶體管的柵極和所述第六PMOS晶體管的漏極連接，產生第三自偏置電壓；

所述第一NMOS晶體管的柵極、所述第三NMOS晶體管的柵極和所述第五NMOS晶體管的柵極連接，外部偏置電路輸出的第四偏置電壓接入所述第一NMOS晶體管的柵極；

所述第二PMOS晶體管的柵極和所述第四PMOS晶體管的柵極連接，外部偏置電路輸出的第五偏置電壓接入所述第二PMOS晶體管的柵極；

外部偏置電路輸出的第六偏置電壓接入所述第六PMOS晶體管的柵極。

4.如權利要求3所述的電流模帶隙基準電流源，其特征在于，所述第一電流產生單元包括第一無源電阻、第一PNP三極管和第二PNP三極管，所述第二電流產生單元包括第二無源電阻，其中，

所述第一無源電阻連接于所述第二NMOS晶體管的源極和所述第一PNP三極管的發射極之間；

所述第二無源電阻連接于所述第六NMOS晶體管的源極和地端之間；

所述第一PNP三極管的基極和集電極連接于地端；

所述第二PNP三極管的基極和集電極連接于地端；

所述第一PNP三極管的基極與發射極之間的電壓差具有正溫度系數，且其與所述第一PNP三極管的集電極電流無關；

所述第二PNP三極管的基極與發射極之間的電壓差具有正溫度系數，且其與所述第二PNP三極管的集電極電流無關；

所述第二無源電阻的溫度系數為負。

5.如權利要求4所述的電流模帶隙基準電流源，其特征在于，還包括第一PMOS電容和第二PMOS電容，其中，

第一PMOS電容，第一端與所述第一PMOS晶體管的柵極連接，第二端接入電源電壓；

第二PMOS電容，第一端與所述第五PMOS晶體管的柵極連接，第二端接入電源電壓。

6.如權利要求5所述的電流模帶隙基準電流源，其特征在于，還包括PMOS控制開關和NMOS控制開關；

所述PMOS控制開關，用于控制所述第一PMOS晶體管的柵極是否接入電源電壓；

所述NMOS控制開關，用于控制所述第二NMOS晶體管的柵極是否接地。

7.如權利要求3至6中任一權利要求所述的電流模帶隙基準電流源，其特征在于，所述基準電流產生電路包括：

第一電流鏡像單元，用于按預先設定的第一比例鏡像所述第一電流，產生正溫度系數的電流；

第二電流鏡像單元，用于按預先設定的第二比例鏡像所述第二電流，產生負溫度系數的電流；

基準電流產生單元，用于合并所述正溫度系數的電流和所述負溫度系數的電流，以產生零溫度系數的基準電流。