[發明專利]用于形成半導體器件的方法有效
| 申請號: | 201310293980.4 | 申請日: | 2013-07-12 |
| 公開(公告)號: | CN103545251A | 公開(公告)日: | 2014-01-29 |
| 發明(設計)人: | 弗朗茨·赫爾萊爾;安德烈亞斯·邁塞爾 | 申請(專利權)人: | 英飛凌科技奧地利有限公司 |
| 主分類號: | H01L21/768 | 分類號: | H01L21/768;H01L21/28;H01L21/822 |
| 代理公司: | 北京康信知識產權代理有限責任公司 11240 | 代理人: | 余剛;吳孟秋 |
| 地址: | 奧地利*** | 國省代碼: | 奧地利;AT |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 用于 形成 半導體器件 方法 | ||
優先權要求
本申請要求于2012年7月12日提交的題為“A?method?for?forming?a?semiconductor?device”的美國專利申請第13/547,339號的優先權,將所述申請整體結合于此供參考。
技術領域
本說明書總體上涉及用于形成半導體器件的方法,具體地,涉及用于采用半導體襯底形成半導體晶體管的方法,該半導體襯底在該半導體襯底的第一表面與第二表面之間具有通孔區,以用于連接半導體晶體管的控制電極。
背景技術
現代器件在汽車、消費和工業應用(諸如計算機技術、移動通信技術、轉換電能和驅動電動機或者電機)中的許多功能均依賴半導體器件,特別是半導體晶體管,諸如場效應晶體管(FET),例如,功率MOSFET(金屬氧化物半導體場效應晶體管)。
在許多應用中,使用在半導體襯底的前側具有源極金屬化層和柵極金屬化層以及在半導體襯底的后側具有漏極金屬化層的垂直MOSFET。然而,存在有希望MOSFET的源極金屬化層位于其半導體襯底的前側、而柵極金屬化層和漏極金屬化層位于半導體襯底的后側的應用。由于MOSFET可用其前側顛倒焊接(源極金屬化層向下對準)到簡單引線框,所以這種器件在以下被稱為源極向下(source-down)MOSFET。由此,用于分段引線框的附加成本可被避免。此外,通過靠近溝道區的源極金屬化層,源極向下MOSFET可被部分有效冷卻。此外,在源極金屬化層在操作期間處于基準電位(通常處于接地)的應用中,可不需要源極向下MOSFET的進一步絕緣。這使得源極向下MOSFET特別有益于汽車應用,在該汽車應用中,MOSFET的源極金屬化層被焊接到或膠合到的引線框可被簡單安裝(mount,固定)或連接到處于接地電位的底盤。
對于源極向下MOSFET,穿過半導體襯底的導電通孔通常被形成為連接MOSFET的柵極金屬化層和柵電極。此外,經常希望足夠可靠的電絕緣區域(例如,熱氧化物)位于半導體襯底的頂側和底側,尤其對于功率半導體器件。然而,足夠可靠的絕緣熱氧化物的形成通常需要較高的溫度,并因此對制造施加限制。因此,這種器件的制造經常是復雜的和/或昂貴的。
發明內容
根據一種實施方式,提供了一種用于形成半導體器件的方法。該方法包括:提供晶圓堆疊,所述晶圓堆疊具有主水平表面、相對表面、埋入介電層、從所述埋入介電層向所述主水平表面延伸的半導體晶圓、和從所述埋入介電層向所述相對表面延伸的處理晶圓;將深垂直溝槽刻蝕進所述半導體晶圓中至少到達所述埋入介電層,其中,所述埋入介電層被用作刻蝕停止;形成垂直晶體管結構,包括在所述半導體晶圓中形成第一摻雜區;在所述主水平表面上形成與所述第一摻雜區歐姆接觸的第一金屬化層;去除所述處理晶圓以暴露出所述埋入介電層;以及掩蔽(marked)刻蝕所述埋入介電層,以在與所述主水平表面相對的后表面上部分暴露出所述半導體晶圓。
根據一種實施方式,提供了一種用于形成半導體器件的方法。該方法包括:提供半導體襯底,所述半導體襯底具有主水平表面、相對表面和介電區,所述介電區至少部分被布置在所述半導體襯底中,并與所述主水平表面和所述相對表面間隔開;使用所述介電區作為刻蝕停止,將深垂直溝槽從所述主水平表面刻蝕進所述半導體襯底中;形成垂直晶體管結構,包括在所述半導體襯底中形成第一摻雜區;在所述主水平表面上形成與所述第一摻雜區歐姆接觸的第一金屬化層;處理所述相對表面以暴露出所述介電區;以及在所述介電區中形成至少一個開孔。
根據一種實施方式,提供了一種用于形成半導體器件的方法。該方法包括:提供半導體晶圓堆疊,所述半導體晶圓堆疊包括具有主水平表面的第一半導體晶圓、具有相對表面的第二半導體晶圓、和被布置在所述第一半導體晶圓與所述第二半導體晶圓之間的埋入介電層;使用所述埋入介電層作為停止區,將深垂直溝槽從所述主水平表面刻蝕到所述埋入介電層;在所述深垂直溝槽的側壁上形成絕緣層;在所述主水平表面上形成第一金屬化層;將所述半導體晶圓的所述相對表面變薄為至少靠近所述埋入介電層;使所述埋入介電層凹陷,以在被布置為與所述主水平表面相對的后側上部分暴露出所述第一半導體晶圓;以及在所述后側上形成控制金屬化層,使得低歐姆電流路徑在所述主水平表面與所述控制金屬化層之間形成,所述低歐姆電流路徑至少部分沿所述絕緣層延伸。
本領域技術人員在閱讀以下詳細描述和在觀看附圖之后將認識到其他特征和優勢。
附圖說明
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于英飛凌科技奧地利有限公司,未經英飛凌科技奧地利有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310293980.4/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





