[發明專利]用于形成半導體器件的方法

有效

• 申請號: 201310293980.4
• 申請日: 2013-07-12
• 公開（公告）號: CN103545251A
• 公開（公告）日: 2014-01-29
• 發明（設計）人: 弗朗茨·赫爾萊爾;安德烈亞斯·邁塞爾
• 申請（專利權）人: 英飛凌科技奧地利有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/28;H01L21/822
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 余剛;吳孟秋

1.一種用于形成半導體器件的方法，包括：

提供晶圓堆疊，所述晶圓堆疊具有主水平表面、相對表面、埋入介電層、從所述埋入介電層向所述主水平表面延伸的半導體晶圓、和從所述埋入介電層向所述相對表面延伸的處理晶圓；

將深垂直溝槽刻蝕進所述半導體晶圓中至少到達所述埋入介電層，其中，所述埋入介電層被用作刻蝕停止；

形成垂直晶體管結構，包括在所述半導體晶圓中形成第一摻雜區；

在所述主水平表面上形成與所述第一摻雜區歐姆接觸的第一金屬化層；

去除所述處理晶圓以暴露出所述埋入介電層；以及

掩蔽刻蝕所述埋入介電層，以在與所述主水平表面相對的后表面上部分暴露出所述半導體晶圓。

2.根據權利要求1所述的方法，其中，去除所述處理晶圓包括拋光、刻蝕、研磨和CMP工藝中的至少一種。

3.根據權利要求1所述的方法，其中，在掩蔽刻蝕所述埋入介電層期間，至少兩個開孔被形成在所述埋入介電層中。

4.根據權利要求1所述的方法，還包括以下步驟中的至少一個：

形成包括與所述第一摻雜區的摻雜類型相反的摻雜類型的第二摻雜區，所述第二摻雜區鄰近所述第一摻雜區并與所述第一金屬化層歐姆接觸；

形成所述垂直晶體管結構的控制結構，使得所述控制結構包括被布置于接近所述主水平表面的控制電極；

在所述主水平表面上形成到所述控制電極的布線；

采用所述第一金屬化層的頂部表面將所述半導體襯底安裝到夾具以便去除所述處理晶圓；以及

將所述第一金屬化層安裝到引線框。

5.根據權利要求4所述的方法，還包括在所述后表面上形成控制金屬化層，使得所述控制結構與所述控制金屬化層處于低歐姆接觸。

6.根據權利要求1所述的方法，還包括以下步驟中的至少一個：

在所述半導體晶圓中形成所述垂直晶體管結構的第三摻雜區；以及

在所述后表面上形成與所述第三摻雜區歐姆接觸的另一金屬化層。

7.根據權利要求5所述的方法，其中，所述深垂直溝槽包括側壁，所述方法還包括以下步驟中的至少一個：

在所述深垂直溝槽的所述側壁上形成絕緣層；以及

在所述主水平表面與所述控制金屬化層之間形成低歐姆電流路徑，所述低歐姆電流路徑至少部分沿所述側壁和/或所述絕緣層延伸。

8.根據權利要求7所述的方法，其中，形成所述低歐姆電流路徑包括以下步驟中的至少一個：

將摻雜劑穿過所述深垂直溝槽的所述側壁注入到相鄰的半導體區中；

用導電材料填充所述深垂直溝槽；以及

將摻雜劑從所述絕緣層向外擴散進相鄰的半導體區。

9.根據權利要求1所述的方法，其中，所述晶圓堆疊作為絕緣體上硅晶圓堆疊和藍寶石上硅晶圓堆疊中的一個被提供。

10.根據權利要求1所述的方法，其中，形成所述垂直晶體管結構包括形成MOSFET結構、形成IGBT結構和形成BJT結構中的至少一個。

11.一種用于形成半導體器件的方法，包括：

提供半導體襯底，所述半導體襯底具有主水平表面、相對表面且包括介電區，所述介電區至少部分被布置在所述半導體襯底中，并與所述主水平表面和所述相對表面間隔開；

使用所述介電區作為刻蝕停止，將深垂直溝槽從所述主水平表面刻蝕進所述半導體襯底中；

形成垂直晶體管結構，包括在所述半導體襯底中形成第一摻雜區；

在所述主水平表面上形成與所述第一摻雜區歐姆接觸的第一金屬化層；

處理所述相對表面以暴露出所述介電區；以及

在所述介電區中形成至少一個開孔。

12.根據權利要求11所述的方法，其中，處理所述相對表面包括拋光、刻蝕、研磨和CMP工藝中的至少一種。

13.根據權利要求11所述的方法，其中，所述介電區在處理所述相對表面期間被用作停止區。