[發明專利]一種自適應抗軟錯誤存儲單元及存儲電路

有效

• 申請號: 201310291109.0
• 申請日: 2013-07-11
• 公開（公告）號: CN104282331B
• 公開（公告）日: 2017-08-25
• 發明（設計）人: 劉軍華;楊麗杰;洪陽;廖懷林
• 申請（專利權）人: 北京大學
• 主分類號: G11C11/413
• 分類號: G11C11/413
• 代理公司: 北京君尚知識產權代理事務所(普通合伙)11200
• 代理人: 余長江

技術領域

本發明屬于集成電路設計領域，涉及一類存儲電路，尤其涉及一種抗軟錯誤的靜態隨機存儲電路。

背景技術

靜態隨機存儲器（SRAM）作為半導體存儲器的主要部分被廣泛應用，它是數字處理器，信息處理設備中必不可少的部件。靜態隨機存儲器的主要核心是雙穩態電路如圖1所示，即由兩個反相器交叉耦合構成，再加上控制單元讀寫兩個開關，一個單元由六個元件組成。兩個反相器的正反饋作用使單元維持在穩定的工作狀態。SRAM在集成度和性能方面不如DRAM性能優越但是SRAM不需要刷新，外圍電路簡單，工作速度較快適合作高速緩沖存儲器。

隨著集成度提高，特征尺寸的降低，臨界電荷和有效閾值降低使得抗噪聲和軟錯誤能力降低。而且在輻照環境中NMOS晶體管閾值電壓VTN下降，而PMOS晶體管閾值電壓VTP升高，致使反相器輸入輸出傳輸特性左移，嚴重時會使器件VIL、VIH漂移。噪聲容限降低，SE（軟錯誤）發生概率增大。單粒子效應是產生SE的導致因素之一。CMOS存儲單元在輻照環境下操作會受到三種主要的瞬態輻照效應：單粒子閂鎖，由劑量累積造成的性能降低，單粒子翻轉。輻照在硅CMOS電路中引起的瞬態效應本質上是由于直接的電離作用產生的電荷的聚集和傳輸現象。聚集的電荷會在很短的時間間隔內改變電路內部節點電壓。這些瞬態現象可能改變數字電路的以及模擬電路中的MOS管的電行為。引起半導體器件的軟錯誤。因此會導致存儲單元的信息丟失，嚴重的會導致錯誤的系統操作以及電路永久損壞。

SRAM電路常規設計中晶體管數目、速度、面積和功耗是設計需要關注的首要問題，而抗輻照設計常常會帶來面積，功耗，速度等方面的損失。傳統的抗輻照加固方法通常采用交叉耦合電阻加固結構（如圖2），交叉耦合電阻可以在電壓轉變之前，淀積電荷在被掃出的瞬間加入RC常數，可以提高電路的抗單粒子能力，但是該方法是以犧牲電路速度為代價換來的。其中電阻越大，抗單粒子能力越強，電路延遲也就越大。同時，移動設備的性能需求日益增加，所以功耗的降低目標隨著性能要求變得十分苛刻。降低功耗的方法之一是多電源電壓，而在較低電源電壓下SRAM的噪聲容限會下降，軟錯誤發生的概率增加。所以綜合SRAM設計目標：高速，高穩定性，高存儲量，小面積，低功耗，如何設計出一款穩定的，精致的讀寫速度滿足需求的存儲器成為現在需要解決的問題。

發明內容

針對現有技術中存在的技術問題，本發明的目的是提供一種新型的自適應抗軟錯誤SRAM結構，具有標準CMOS工藝集成，面積小，適用性強，靈活度高，適于工作在高速高壓的狀態下，也可以工作在低速低壓的狀態下的特點。

靜態隨機存儲器的抗軟錯誤能力主要是加強器件靈敏區的抗單粒子翻轉能力。對于普通SRAM，通過增大RC常數，對于自適應抗軟錯誤SRAM則是利用可變電容的特點達到既可以抗軟錯誤又可以高速讀取。

本發明的上述目的是通過如下技術方案予以實現的：

一種SRAM結構，其具體方法如下：

（1）用M1、M3和M2、M4組成的兩個反相器構成交叉耦合結構。其中四個晶體管的漏端V1,V2是數據的寫入和讀取端。

（2）在SRAM單元中有四個對撞擊比較敏感的部位，即四個晶體管的漏端。在反相器兩端分別加入MOS可變電容C1、C2，用來防止由于單粒子效應產生的瞬態尖峰而導致錯誤反轉。MOS電容的電容量會隨柵壓的變化而變化。可變電容可以選取NMOS可變電容或PMOS可變電容或PN結可變電容，其中，MOS管可變電容將MOS管的源端和漏端互連后作為可變電容的一端，MOS管的柵極作為可變電容的另一端；對于NMOS可變電容，當襯底電壓（即NMOS源端和漏端互連的一端）接固定電平VB，柵極與反相器的漏端連接，可變電容NMOS的柵上電壓由于外界干擾突然增大，此時可變電容由于兩端電壓差增加電容值會增大，由于單粒子事件產生的大量粒子分布在較大電容上，此時大電容上產生的電壓變化量較小。這樣就可以減少SRAM誤翻轉。

（3）可變電容C1,C2一端接晶體管的漏端，另一端接參考電壓VB。參考電壓由芯片內部產生與電源電壓相關。當電源電壓較高時，SRAM噪聲容限較大抗單粒子能力強，此時可以設置VB為較高電壓例如設為電源電壓值，C1，C2電容值最小，適應高速的讀寫。而VB的確定需要根據工藝和工作電壓調整，當使其電容值最小時，讀寫速度可以達到最大。當電源電壓較低時，SRAM噪聲容限小，抗噪聲能力弱，容易發生軟錯誤，此時存儲器處于保持狀態可以設置VB為較低值，可以小于GND，使電容值最大，穩定性最高。