[發明專利]晶圓級封裝構造

無效

• 申請號: 201310287219.X
• 申請日: 2013-07-08
• 公開（公告）號: CN103367315A
• 公開（公告）日: 2013-10-23
• 發明（設計）人: 杭特·約翰
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L23/522
• 分類號: H01L23/522
• 代理公司: 上海翼勝專利商標事務所(普通合伙) 31218
• 代理人: 翟羽

技術領域

本發明是有關于一種晶圓級封裝構造，特別是有關于一種可提高金屬凸塊的導電穩定性的晶圓級封裝構造。

背景技術

在半導體封裝技術中，例如倒裝芯片(Flip?Chip)，主要是在芯片上形成金屬凸塊(Solder?Bump)，如錫凸塊，并通過所述錫凸塊直接與基板(Substrate)電性連接，相較于打線型芯片(Wire?Bonding?Chip)，所述倒裝芯片的半導體封裝技術的線路路徑較短，具有較佳的電性品質，且不占用空間，可使整體結構更為輕薄短小。

另外，半導體組件，如晶圓(wafer)或晶圓級封裝構造(wafer?lever?package，WLP)中的芯片等，其有源表面是進一步通過一重布線層(redistribution?layer，RDL)與所述金屬凸塊形成電導通，所述半導體組件的有源表面可覆蓋有保護層(Passivation)及一重布線層，所述重布線層由數個介電層與至少一重分布電路層所構成，所述重分布電路層設置在所述數個介電層中，并電性連接半導體組件的有源表面的金屬接墊，其中所述金屬凸塊設置在介電層上且部分連接所述重分布電路層。

當所述半導體組件通電時，一部份電流會由重分布電路層的導線部往所述金屬凸塊移動，進而匯集于所述重分布電路層的線路中，但是，由于所述重分布電路層的寬度是由導線部(寬度小于20微米)往墊片部(寬度約250至300微米)方向漸擴大成水滴狀，但導線部與墊片部用以接觸金屬凸塊的重分布焊墊區之間的距離過短，造成電流由導線部進入墊片部還未來得及分散就集中往重分布焊墊區流去。結果，所述金屬凸塊連接所述重分布焊墊區的部分端緣的電流密度過大，使得所述金屬凸塊連接所述重分布焊墊區的部分端緣較容易受到電子遷移的影響，導致所述金屬凸塊在端緣處的金屬原子隨著電子遷移而逸散流失，進而產生龜裂或斷開的情形。

故，有必要提供一種晶圓級封裝構造，以解決現有技術所存在的問題。

發明內容

有鑒于此，本發明提供一種晶圓級封裝構造，以解決重布線層中金屬凸塊與重分布電路層之間因電流過度集中造成金屬離子遷移而發生龜裂或斷開的問題。

本發明的主要目的在于提供一種晶圓級封裝構造，其可減少金屬凸塊與重分布電路層之間在導電時產生龜裂或斷開的機會。

本發明的次要目的在于提供一種晶圓級封裝構造，其可提高金屬凸塊與重分布電路層之間的導電穩定性。

為達成本發明的前述目的，本發明一實施例提供一種晶圓級封裝構造，其中所述晶圓級封裝構造包含一半導體組件、一保護層、一第一介電層、一重分布電路層、一第二介電層及至少一金屬凸塊。所述半導體組件具有一有源表面，所述有源表面設有至少一導電接墊，所述保護層覆蓋在所述有源表面及導電接墊上，且部分裸露所述導電接墊，所述第一介電層覆蓋在所述保護層上，且部分裸露所述導電接墊，所述重分布電路層設置在所述第一介電層上，且包含一導線部、一扇形部及一墊片部，所述導線部其一端電性連接所述導電接墊，所述扇形部自所述導線部另一端延伸而成，所述墊片部連接所述扇形部，所述第二介電層覆蓋在所述第一介電層及重分布電路層上，且部分裸露所述墊片部，以定義一重分布焊墊區，所述金屬凸塊設置在所述第二介電層及重分布焊墊區上，所述金屬凸塊包含一接觸面及一端緣，所述接觸面與所述重分布焊墊區連接，所述端緣位于所述接觸面一側且面對所述扇形部，所述端緣與扇形部之間具有一用以分散電流的緩沖距離。

再者，本發明另一實施例提供另一種晶圓級封裝構造，其中所述晶圓級封裝構造包含一半導體組件及一重布線層。所述半導體組件具有一有源表面，所述重布線層覆蓋在所述有源表面上，且具有一重分布電路層，所述重分布電路層包含一導線部、一扇形部及一墊片部，所述扇形部自所述導線部延伸而成，所述墊片部連接所述扇形部，其中所述墊片部上定義有一重分布焊墊區，所述重分布焊墊區靠近所述扇形部的一側與所述扇形部之間具有一用以分散電流的緩沖距離。

如上所述，由于所述端緣與扇形部之間形成有足夠的緩沖距離，可擴大電流經過所述端緣的范圍，進而分散所述導線部經扇形部往金屬凸塊移動的電流，降低所述金屬凸塊受到電子遷移而發生金屬原子流失的影響程度，以避免所述金屬凸塊與重分布電路層之間產生龜裂或斷開的情形。

附圖說明

圖1是本發明一實施例晶圓級封裝構造的剖視圖。

圖2、3是圖1的晶圓級封裝構造的示意及使用狀態圖。

圖4、5是本發明另一實施例晶圓級封裝構造的示意及使用狀態圖。

具體實施方式