[發明專利]高壓NPN器件及其版圖結構

有效

• 申請號: 201310286451.1
• 申請日: 2013-07-09
• 公開（公告）號: CN103337514B
• 公開（公告）日: 2016-11-30
• 發明（設計）人: 吳健
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L29/417
• 分類號: H01L29/417;H01L29/08;H01L29/73
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 陸花

技術領域

本發明涉及半導體制造技術領域，特別涉及一種高壓NPN器件及其版圖結構。

背景技術

高壓半導體器件一般應用在輸入輸出電路，存儲電路及其類似電路。其中，高壓雙極互補型金屬氧化物半導體（HVBICMOS）以CMOS器件為主要單元電路，在要求驅動大電容負載之處加入雙極器件或電路，兼有高集成度、低功耗和高速大驅動能力等特點，是新一代高性能的半導體器件。

基于HVBICMOS工藝的高壓NPN器件的具體結構，請參考圖1，其為現有技術的高壓NPN器件的版圖，如圖1所示，高壓NPN器件包括有源區和環繞有源區的溝槽區域，其中，有源區包括發射極區（E）、集電極區（C）和基極（B），所述發射極區（E）、集電極區（C）和基極（B）均位于高電壓N阱（HVNW）的內部。

圖2是現有技術的高壓NPN器件的剖視圖，如圖2所示，發射極區（E）、集電極區（C）和基極（B）形成于具有P阱、高電壓N阱（HVNW）和埋層（NBL）的半導體襯底上，埋層（NBL）位于高電壓N阱（HVNW）下方，且埋層（NBL）的寬度與高電壓N阱（HVNW）的寬度相當，發射極區（E）、集電極區（C）和基極區（B）均位于高電壓N阱（HVNW）的上面，其中，集電極區（C）包括第一重摻雜N型區和位于第一重摻雜N型區下面的高電壓N阱（HVNW），發射極區（E）包括第二重摻雜N型區和位于第二重摻雜N型區下面的P阱，而基極區（B）包括一重摻雜P型區和其下方的P阱，第一重摻雜N型區、第二重摻雜N型區和重摻雜P型區分別引出集電極、發射極和基極。

請繼續參考圖2，電子在高壓NPN器件中可以自發射極區（E）經由箭頭所示的側向電子注入路徑和垂直電子注入路徑注入集電極區（C）。發射極區（E）通過溝槽隔離區(STI)與基極區（B）和高電壓N阱（HVNW）實現側向隔離。為了滿足高壓的需求，高壓NPN器件一般會拉開集電極區（C）和基極區（B）的間距，并降低高電壓N阱（HVNW）的濃度摻雜。

由于高壓NPN器件中的高電壓N阱（HVNW）是低摻雜的，在高壓大電流注入的時候，高壓NPN器件的輸出曲線會出現上翹，使得耗散功率變大，結溫升高，器件的可靠性變差，安全工作區受到了極大的限制。

發明內容

本發明的目的在于提供一種高壓NPN器件及其版圖結構，以解決現有的高壓NPN器件在高壓大電流注入時輸出曲線出現上翹的問題。

為解決上述技術問題，本發明提供一種高壓NPN器件，所述高壓NPN器件包括：

發射極區、集電極區、基極區和P型雜質區；

所述發射極區、集電極區、基極區和P型雜質區均通過淺溝槽隔離區相互隔離；

所述P型雜質區位于所述集電極區和所述基極區之間，并與所述半導體襯底相接。

可選的，在所述的高壓NPN器件中，所述半導體襯底具有高電壓N阱、第一P阱、第二p阱和埋層；

所述高電壓N阱包圍所述第一P阱和第二P阱；

所述埋層位于所述基極區的下面，且與所述高電壓N阱中遠離所述基極區的一側接觸。

可選的，在所述的高壓NPN器件中，所述集電極區包括第一重摻雜區和位于第一重摻雜區下面的高電壓N阱；

所述發射極區包括第二重摻雜區和位于第二重摻雜區下面的第一P阱；

所述基極區包括第三重摻雜區和位于第三重摻雜區下面的第一P阱；

所述P型雜質區包括第四重摻雜區和位于第四重摻雜區下面的第二P阱。

可選的，在所述的高壓NPN器件中，所述埋層、第一重摻雜區和第二重摻雜區均為N型導電型，所述第三重摻雜區和第四重摻雜區均為P型導電型。

可選的，在所述的高壓NPN器件中，所述高電壓N阱為輕攙雜N型雜質區。

可選的，在所述的高壓NPN器件中，所述埋層的寬度與所述基極區兩端的距離相等。

本發明還提供了一種高壓NPN器件的版圖結構，所述高壓NPN器件的版圖結構包括：

高電壓N阱、發射極區、集電極區、基極區、P型雜質區和淺溝道隔離區；

所述發射極區、集電極區、基極區和淺溝道隔離區均設置于所述高電壓N阱的內部；

所述基極區和所述發射極區的中心在同一位置，且所述基極區圍繞于所述發射極區；

所述P型雜質區位于所述集電極區和所述基極區之間，且所述P型雜質區的寬度大于高電壓N阱的寬度；

所述發射極區、集電極區、基極區、P型雜質區均被所述淺溝道隔離區所圍繞。